[发明专利]小电感的电路结构

说明书

技术领域

本发明涉及一种电路结构，尤其是功率级整流器的结构，电路结构也适合于压力接触安装。功率级整流器最好应用快速和低损耗开关的半导体开关。因此特别合适的电路结构是MOSFET或绝缘-栅-双极型晶体管(IGBT)和与其反向并联的无载工作二极管。这种电路结构和这样构成的整流器必须设计成小电感的，以避免尤其是在关断过程中所出现的电压峰。这意味着中间电路中连接线上和衬底表面上的杂散电感都必须很小。20nH范围内的杂散电感在低压-MOSFET情况下已经会导致出现可能使半导体开关损坏的电压峰。

背景技术

现有技术对单个开关和功率半导体模块采取单独的结构上的措施来减小寄生电感，这些措施如EP0277546，DE3937045或EP0609528所公开的。

在EP0277546中描述了对单个开关减小在直流馈线中的寄生电感的一种方法。其中两根直流馈线紧挨着并且至少部分相互并行排列。这样在馈线紧挨着排列的区域内产生小的电流环流面积，从而这些馈线段有小的电感。

在DE3937045中描述了对一个半桥减小在直流馈线中的寄生电感的一种方法。其中两根直流馈线紧挨着处于正-和负馈线之间的交流馈线，并且至少部分相互并行排列。这同样在馈线紧挨着排列的区域内产生小的电流环流面积，从而这些馈线段有相对小的电感。

在EP0609528中也说明了对单个开关减小在并行和紧挨着的直流馈线中的寄生电感的一种方法。此外在这里半导体元件对称地排列在衬底上。

现有技术包括采用压力接触工艺(Druckkontakttechnik)的功率半导体膜块，如DE19630173及DE59306387所述。这种功率半导体模块由其上涂覆有接触面的陶瓷衬底组成，半导体元件排列在衬底上。这些半导体元件通过焊接与接触面连接，并且与其它半导体元件或其它的与第一个接触面绝缘的、位于衬底上的第二个接触面有焊接连接。这里印刷连接有两种不同的连接方式。一方面连接导线电连接到衬底的相应接触面上，另一方面热连接衬底或整个模块到一个散热器上。在这种连接中例如利用由塑料构成的压力传递元件，它施加一个由外作用于模块上的压力于连接元件和/或衬底上，以形成可靠的电接触和热接触。

所有现有技术中可获得低电感电路结构的发明的共同之处在于，它们仅仅在整个系统中间电路-交流整流器的部分区域中获得寄生电感的某种程度上的减小。这样可取得的整个系统的总电感值目前在最好情况下大于20nH。

在EP0277546中构成单个开关的多个晶体管相互紧挨着，此外电流可在不同的，首先是不同长度的路径上流过电路结构。由此导致不同的电流环流面积，从而对于不同的导电路径有不同的电感。具有这种单个开关的半桥结构由于其所必需的外部连接而绝不能实现低电感。这导致总性能上整个系统中间电路-交流整流器的寄生电感的有限降低。这样仍然不能实现减小寄生电感的全部要求。

在DE3937045中减小寄生电感的目的由于两个基本原因而没有达到。首先因为交流连接线排列在两根直流连接线之间，直流连接线相互间不能以最小间距排列。这样在直流连接线区域内的电流环流面积不是最小，从而在此区域内电感也不是最小。其次，第一和第二个功率开关的功率晶体管相隔较远地安装，这也增大了寄生电感。

发明内容

本发明的目的在于，不仅在连接导线的区域内，而且也在安装在电绝缘的衬底上的半导体元件的区域内进一步减小电路结构的寄生电感，使得此结构的总电感为1nH的数量级或者比现有技术至少低一个数量级。

上述任务的解决方案是，通过以下措施整体上减小中间电路从正端到负端的全部电路结构的电流环流面积：

·第一和第二功率开关紧挨着排列在衬底上。

·第一和第二功率开关串联放置并从而尽可能短地相互连接。

·构成第一和第二功率开关的功率晶体管以及可能有的无载工作二极管也紧挨着串联放置。

·正-和负-端的连接线为带状结构。

·正-和负-端的连接线在其行程中直至衬底附近都是并行排列。

·正-和负-端的连接线仅通过一个绝缘层来分开而紧挨着。

·两个直流连接中的至少一个的连接带的一段靠着衬底并行于它安放，并尽可能在功率晶体管上方有最小间距。

·并行于衬底安放的至少一个直流连接的段具有桥形接片(Steg)。这些桥形接片在功率开关的功率晶体管之间的区域中向下一直抵达底板，并且相互仅由一个必要的绝缘层隔离。

·采用上述结构也可使用桥形接片作为衬底至散热器的印刷连接。这样它至少可部分代替现有技术中的压力元件。