[发明专利]采用呈突出复导磁率特性的磁损耗材料的高频电流抑制体

说明书

本发明涉及在高频具有突出磁损耗特性的磁体。更具体地说，涉及表现出突出的复导磁率特性的磁损耗材料连同其制造方法，所述磁损耗材料能有效抑制在工作于高速的有源器件、高频电子元件和电子设备中导致问题的寄生辐射，以及采用这种磁损耗材料的高频电流抑制体和抑制方法。

近年来，工作于高速的高度集成的半导体设备有显著的激增。实例包括随机存取存储器(RAM)，只读存储器(ROM)，微处理器(MPU)，中央处理器(CPU)，图像处理算术逻辑单元(IPALU)以及其他逻辑电路器件。在这些有源器件中，正以惊人的进度获得在计算速度和信号处理速度方面更高的速度，并且经这些高速电子电路传输的电信号，因为与之相关的电压和电流的快速变化，已经成为产生感应噪声和高频噪声的主要原因。同时，电子元件和电子设备向着重量更轻、剖面更薄、尺寸更小的趋势在迅速不断地发展。与这种趋势一起，在半导体器件中获得的集成度和在印刷电路衬底上实现的更高的电子元件安装密度也是显著的。因此，过度密集地集成或安装电子器件和信号线路使得它们相互间过于接近。正如前面所述，现在的情况如此，导致伴随着获得的更高信号处理速度易于感应高频寄生辐射噪声。

在这种新近的电子集成器件和电路板中，有源器件所具有的来自电源线路的寄生辐射的问题已经被指出，相应地已经采取了诸如在电源线路中插入去耦电容器或其他集总常数元件的措施。

然而，由于在电子集成器件和电路板的较高速运行中产生的所述噪声包含谐波分量，所以信号路径表现出分布常数特性，并且出现了这样的情况：把希望寄托在传统集总常数电路上的防止噪声的措施已经无效了。

本发明的一个目的是提供含有磁性材料的片状高频电流抑制体，所述磁性材料能有效地抵销上述来自工作于高速的半导体器件和电子电路的寄生辐射。

而且，本发明的一个特殊目的是，提供一种含有表现出大的磁损耗因子μ”的磁损耗材料的高频电流抑制体，由此可用更小体积的磁体来实现克服寄生辐射的有效措施。

根据本发明的一个方面，提供一种具有薄片形状的高频电流抑制体，它包括在磁性薄膜的至少一个表面上的粘性层或压敏粘性层。

根据本发明的另一个方面，提供一种高频电流抑制方法，在该方法中，下述高频电流抑制体配置成或者紧密接触或者接近电子电路。在所述高频电流抑制体中，磁性薄膜主要由含有M-X-Y组合物的磁损耗材料构成，其中M是Fe(铁)、Co(钴)和Ni(镍)中的至少一种，Y是F(氟)、N(氮)和O(氧)中的至少一种，X是不同于M或Y的至少一种元素，上述磁损耗材料是宽带磁损耗材料，使得作为上述磁损耗材料的复导磁率的虚部的损耗因子μ”的最大值μ”max存在于100MHz至10GHz的频率范围内，并且相对带宽bwr不小于150％，其中相对带宽bwr通过以下方法获得：提取这样两个频率点之间的频带宽度，在这两个频率点上μ”的值是最大值μ”max的50％，并且按照其中心频率将所述带宽归一化；上述磁损耗材料的饱和磁化强度在仅含有M成分的金属磁体的饱和磁化强度60％至35％的范围内；而且该磁损耗材料具有大于500μΩ.cm的直流电阻率值。

按照本发明的又一方面，提供一种高频电流抑制体的形成方法，它是通过以下过程实现的：把在可剥落片状衬底一个表面上形成的磁性薄膜放置在某物体上，并且通过从衬底侧施加压力，由此将磁性薄膜的被施加压力的部分转移到该物体上。

图1是本发明的第一实施例中高频电流抑制体的正剖视图；

图2是辅助描述图1所示的高频电流抑制体的使用方法的示意图；

图3是辅助描述图1所示的高频电流抑制体的使用方法的示意图；

图4是按照本发明的第二实施例的高频电流抑制体的正剖视图；

图5是辅助描述图4所示的高频电流抑制体的使用方法的示意图；

图6是按照本发明的第三实施例的高频电流抑制体的正剖视图；

图7A,7B,7C是辅助描述图6所示的高频电流抑制体的使用方法的示意图；

图8是用于形成粒状磁性薄膜的装置的结构的简化示意图；

图9是基于本发明的实施例的样品1的μ”的频率依从关系的实例的曲线图；

图10是影响对比样品1的μ”的频率依从关系的实例的曲线图。

图11是用于观察基于本发明的含有磁损耗材料的高频电流抑制体的抑制效果的测量系统的斜剖视图；

图12A是根据本发明的实施例的样品1的传输特性(S21)的曲线图；

图12B是作为对比样品的合成磁体片的传输特性(S21)的曲线图；

图13是根据本发明的实施例的磁体的等效电路图；