[发明专利]半导体装置和“绝缘体上的半导体”衬底

说明书

本发明涉及半导体装置和SOI(“绝缘体上的半导体”)衬底，特别是涉及改进了构成半导体元件的绝缘膜和埋入绝缘膜的半导体装置和SOI衬底。

伴随MOSFET(金属氧化物硅场效应晶体管)的微细化，进行了减薄栅绝缘膜的膜厚的试验，其目的是提高电流驱动力和缓和阈值电压的园滑性(roll-off：相对于栅长和栅宽的变化，阈值电压变化的量)。

在其背景中存在以下2个原因：

(1)如果电流驱动力提高，则电路的工作速度加快，半导体芯片的工作频率提高，

(2)如果阈值电压的roll-off被缓和，则相对于转移工序或加工工序时的栅长和栅宽的离散性，晶体管的阈值电压的变动变小，容易实现批量生产。

在氧化硅(SiO₂)的栅绝缘膜中，如果厚度为3nm以下，则从硅衬底朝向栅电极的直接隧道效应引起的栅漏泄电流变得显著，因此，氧化硅的栅绝缘膜的膜厚的极限约为3nm。但是，为了提高电流驱动力，要求以氧化硅膜换算的栅绝缘膜的膜厚(以下，称为换算膜厚)为3nm以下。

再者，如果氧化硅的栅绝缘膜与包含高浓度的硼的多晶硅膜(作为表面沟道型的P型MOSFET的栅电极来使用)相接而被形成，则多晶硅膜中的硼在热处理时发生热扩散并且也扩散到栅绝缘膜中，因其到达沟道而引起的阈值电压的变动成为问题。

作为解决该问题的一个方法，在栅长为0.12微米以下这一代中，使用了例如图43中示出的结构的MOSFET90。

在图43中，MOSFET90具备：由在硅衬底1上按下述顺序设置的氧化硅膜11和氮化硅膜12这2层膜构成的栅绝缘膜；以及由在氮化硅膜12上按下述顺序设置的掺杂多晶硅膜13、阻挡金属层(WNx、TiNx、Ta、TaN等)14、金属膜15这3层膜构成的栅电极。再有，以下，将由氧化硅膜和氮化硅膜构成的栅绝缘膜称为ON(氧化-氮化)膜。

再有，MOSFET90具备：覆盖栅绝缘膜和栅电极的覆盖绝缘膜16；至少覆盖覆盖绝缘膜16的侧面的侧壁绝缘膜17；设置在栅电极的下部的硅衬底1的表面内的沟道层7；设置成夹住沟道层7而对置的一对延伸层6；分别设置在一对延伸层6内的袋(pocket)层5；以及与一对延伸层6邻接地设置的一对源、漏主要层4。在此，延伸层6的导电型与源、漏主要层4的导电型相同，由于起到源、漏层的功能，故应称为源、漏延伸层6，但为了方便起见，称为延伸层6。

此外，MOSFET90的有源区被作为元件隔离绝缘膜的一种的STI(浅槽隔离)膜3所规定，在硅衬底1的内部设置了沟道中止层2，在MOSFET90的上部层叠了第1层间绝缘膜21、绝缘膜22、第2层间绝缘膜23、第3层间绝缘膜24。

此外，在图43中，示出了设置下述部分的结构：贯通第1层间绝缘膜21和绝缘膜22分别到达一对源、漏主要层4的接触部31；与一个接触部31连接的第1布线层32；贯通第2层间绝缘膜23到达另一个接触部31的接触部33；以及与接触部33连接的第2布线层34，但这不过是一例。

再有，为了参考，在图44中示出MOSFET中的各层的掺杂剂的种类。在图44中，将N型MOSFET和P型MOSFET的每一种分类为表面沟道型和埋入沟道型，对于沟道层、沟道中止层、源、漏主要层、延伸层、袋层、掺杂多晶硅层的每一种，列举了可使用的掺杂剂。

其次，说明上述的ON膜的优点。ON膜具有下述2个优点：

(1)可使在因直接隧道效应引起的栅电流几乎不流过的条件下的换算膜厚比3nm薄，

(2)由于氮化硅中的掺杂剂的扩散系数比氧化硅中的掺杂剂的扩散系数小，故多晶硅中的掺杂剂不会热扩散到栅绝缘膜中而到达沟道，没有因其引起的阈值电压的变动。

再有，也进行了在硅衬底上形成氮化硅膜并将其用作栅绝缘膜的试验，但由于氮化硅/硅衬底的界面能级密度增加，故未能实用化。如果界面能级密度大，则移动中的载流子在MOSFET的内部反复地被陷落/去陷落，由于这一点的缘故，迁移率或有效的载流子密度下降，因此，引起漏电流下降的问题。其结果，发生由MOSFET构成的半导体集成电路的工作速度下降的问题。

如上所述，ON膜虽然具有许多优点，但在抗热载流子的性能方面存在若干问题。