[发明专利]具抗静电效应的光罩

说明书

本发明涉及一种具抗静电效应的光罩，特别是涉及一种通过由涂布一层具微导电性与透光性的高分子聚合物于光罩上以避免电路图案被静电放电效应破坏的光罩。

图1是熟知光罩的剖面图，其基座是由一平坦且透明的二氧化硅玻璃10所构成。半导体电路图案是在该玻璃10的表面覆上一层厚度约数百埃()的铬膜11而成。有时，加工工程师亦会在该铬膜11的表面再加上一层氧化铬膜12，以防止该铬膜11在曝光时的反射现象。

在光罩使用的过程中，静电荷会随着使用时间的增加而累积在光罩的图案表面上。当累积的静电荷达到一定程度时，就必须找寻一个释放的管道。在此情况之下，静电荷通常会由光罩上相邻两图案的尖角之间，尤其是较大型的图案尖角间，以点对点尖端放电的方式来达到释放静电的效果，例如图1的相邻两图案的铬膜11会产生一静电放电效应(ESD)。且不幸的是，在电放电瞬间将产生一足够大的热能而破坏电路图案，而使加工合格率下降。严重的话，甚至将造成光罩的损毁。

上述的尖端放电现象在光罩加工演进至更窄的线宽(line width)时，其情形将更加严重。

熟知的解决方式，是在光罩20上任两图案最接近的尖端处以一细小的导线21相连通，如图2所示，并再连接至一接地端(图未示出)，以避免静电的累积而导致一尖端放电现象。但该作法的缺点为该导线21在曝光时可能会连同铬膜11的图案一起在光阻上形成一潜影，而在显影时出现。其结果将造成半导体图案的改变，而导致加工的失败。

本发明的目的是提供一具抗静电效应的光罩，以避免因静电累积而导致一尖端放电现象且因此而损毁光罩。

为克服熟知技艺的缺点并达成上述目的，本发明提供一种具抗静电效应的光罩，包含一基座、一铬膜及一高分子聚合物层。该铬膜位于该基座表面，用于表示电路图案。该高分子聚合物层涂布于该基座及铬膜的表面，具有透光性及微导电性。

通过涂布该高分子聚合物于该光罩的表面，可使该光罩不致因静电放电效应而损毁。

本发明将参照后附图形来说明，其中：

图1是熟知光罩的剖面图； 

图2是熟知光罩的正视图；

图3是本发明的具抗静电效应的光罩的剖面图；及

图4是本发明的具抗静电效应的光罩的正视图。

元件符号说明

10二氧化硅玻璃  11铬膜

12氧化铬膜 20光罩

21导线  30基座

31铬膜  32氧化铬膜

33导电高分子聚合物  40光罩

图3是本发明的具抗静电效应的光罩的剖面图，由下至上依序包含一个基座(例如为二氧化硅玻璃)30、一铬膜31、一个氧化铬层32与一导电高分子聚合物层33。

该铬膜31是于该基座30的表面覆上一层厚度约数百个埃()的铬金属而成，且是作为半导体电路的图案。该氧化铬膜32可选择性地加入，以防止该铬膜31在曝光时的反射现象。该高分子聚合物层32是本发明的技术特征之一，其目的是作以防止光罩上的相邻图案间产生一静电放电效应而损毁电路图案。该高分子聚合物层32是本发明的技术特征之一，其目的是用以防止光罩上的相邻图案间产生一静电放电效应而损毁电路图案。该高分子聚合物层32的材料必须是透光性的，以使光源能够顺利通过该光罩40而完成曝光。且该高分子聚合物必须具有轻微的导电性，使静电荷在该光罩40表面累积之前就被分散开来，而不致聚积在某些特定区域而造成以后的放电现象。只要使用的高分子聚合物的导电度过高，则整个光罩40会变成一导体，仍然不适用于微影加工中。故本发明所使用的高分子聚合物的导电度约介于每厘米50至2000S(西门子每厘米)即可，故例如聚乙炔、聚吡咯、聚噻吩、聚苯硫醚以及聚呋喃等材料都可被利用。另一些可以使用的材料可于C&EN.1990年12月3日第36-54页，作者为Mercourl G.Kanatzidls，标题为“导电聚合物”的著作内找到，本发明对此并未有任何限制。

图4为本发明的具抗静电效应的光罩正视图。如图所示，光罩40上具有所需的电路和图案，且电路图案的上涂布一透光的导电高分子聚合物层33以达到分散静电荷的效果，且该导电高分子聚合层33的存在并不会对曝光或后续的显影加工造成任何的影响。

本发明的技术内容及技术特点已公开如上，然而熟悉本项技术的人士仍可能基于本发明的教示及公开而作种种不背离本发明精神的替换及改进。因此，本发明的保护范围应不限于实施例所公开者，而应包括各种不背离本发明的替换及改进，并为以下的 所涵盖。