[发明专利]半导体器件和半导体衬底

说明书

技术领域

本发明涉及一种半导体器件及其制造方法，特别是涉及包括场效应晶体管的半导体器件。

背景技术

在采用SiMOS型场效应晶体管(Si-MOSFET)的集成电路中，按照所谓的按比率缩小规则，随着进行器件尺寸的缩小或工作电压的降低等，可兼有电力消耗降低和高速。

可是，随尺寸缩小发生的短沟道效应问题，或低电压化的情况下将变得明显起来，可能发生漏电压与阈值电压接近而引起工作容限下降等许多问题。

并且，要是将目标对着高速化指标的迁移率的话，上述各种各样改良，挖苦点说，实际器件中的Si迁移率落入100以下，结果远远低于本体的值。

这样，对现有Si-MOSFET来说，提高性能已经可能变得极其困难。

发明内容

为了提高其以上的性能，就需要改善半导体材料本身的性能，谋求高速化。实质上采用作为高速的所谓化合物半导体来说，一个解析就是，与Si集成电路制造技术的融合性方面极其困难，而且制造成本变得膨大起来，因而不是实际的解决办法。

本发明的一个目的是提供一种使用Si及其同族元素的Ge、C等的组合，具有电力消耗低，高速的场效应晶体管的半导体器件。

按照本发明的一个方面，通过在形成场效应晶体管沟道的沟道形成层上用形变施加层施加形变，使沟道中的载流子迁移率增加到比无形变的沟道形成层材料还大。例如，沟道形成层的材料为Si的情况下，由于施加形变，使Si沟道形成层的面内晶格常数比无形变Si要大。

已经有人揭示(W.V.Fischetti and S.E.Laux：J.Appl.Phys.80(4)，15August 1996，pp.2234-2252)，对Si或Ge施加形变时，与不受形变的Si或Ge比较增大了载流子迁移率。大家早就知道，这与蓝宝石上边淀积Si，Si因受到面内形变而增加迁移率的现象起源相同。在本发明的一个方面，应用该现象制作场效应晶体管以及采用场效应晶体管的集成电路等半导体器件。

按照本发明的另一方面，提供一种p型场效应晶体管的半导体器件，该场效应晶体管具有沟道形成层和与该沟道形成层的两面邻接的层之间的界面价带顶点能量，使栅绝缘膜侧的一方比另一方大。

按照本发明的再一方面，提供一种n型场效应晶体管的半导体器件，该场效应晶体管具有沟道形成层和与该沟道形成层的两面邻接的层之间的界面导带顶点能量，使栅绝缘膜侧的一方比另一方大。

按照本发明的又一方面，对场效应晶体管沟道中载流子的能垒，作成为对沟道存在于栅绝缘膜相反侧的构造，而且使形成沟道的沟道形成层的晶格形变，以致沟道中的载流子迁移率比无形变的沟道形成层的材料要大。

附图说明

图1是用于说明本发明的工作原理图，是所说SiO₂栅绝缘膜/形变Si层/Si_1-yGe_y形变施加层的叠层构造的能带图。

图2是在图1所示的构造栅极上外加正偏压状态的能带图。

图3是在图1所示的构造栅极上外加负偏压状态的能带图。

图4是在图1所示构造的Si_1-xGe_x形变施加层的最上部施加突变n型搀杂状态的能带图。

图5是对图1所示构造外加衬底偏置电压状态的能带图。

图6是用于说明本发明的工作原理的另一图，是所说SiO₂栅绝缘膜/形变Si层/形变Si_1-yGe_y层/Si_1-xGe_x形变施加层的叠层构造的能带图。

图7是本发明实施例1的互补型场效应晶体管的剖面构造图。

图8是本发明实施例2的互补型场效应晶体管的剖面构造图。

图9是本发明实施例3的互补型场效应晶体管的剖面构造图。

图10是本发明实施例4的互补型场效应晶体管的剖面构造图。

图11是本发明实施例5的互补型场效应晶体管的剖面构造图。

图12是本发明实施例6的互补型场效应晶体管的剖面构造图。

图13是本发明实施例7的互补型场效应晶体管的剖面构造图。

图14是本发明实施例8的SOI衬底的剖面图。

图15是本发明实施例9的SOI衬底的剖面图。

图16a～16d是本发明实施例10的SOI衬底制造工序的剖面图。

具体实施方式