“gpul1cache”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果7928143个，建议您升级VIP下载更多相关专利

[发明专利]一种多核/众核处理器中Cache地址映射方法-CN201710901290.0有效
发明人：陈小文;郭阳;王子聪;孙永节;李勇;雷元武;陈海燕;万江华;郭晓伟;张军阳 -专利权人：中国人民解放军国防科技大学
申请日： 2017-09-28 - 公布日： 2020-09-11 - 主分类号： G06F12/0811 文献下载
摘要：本发明公开一种多核/众核处理器中Cache地址映射方法，步骤包括：S1.计算非一致Cache地址映射时目标处理器中各个Bank的被访问概率，得到非一致Cache地址映射各个Bank被访问的概率分布；S2.根据Bank被访问的概率分布计算各个Bank的存储映射Cache块比例，得到各个Bank映射的Cache块数量分布；S3.根据各个Bank映射的Cache块数量分布对各个Bank映射的Cache块数量进行调节
一种多核处理器 cache 地址映射方法

[发明专利]温度敏感的混合存储架构及其数据分配策略方法-CN201310063686.4有效
发明人：贾智平;李新;李阳;王冠华 -专利权人：山东大学
申请日： 2013-02-28 - 公布日： 2013-06-26 - 主分类号： G06F9/44 文献下载
摘要：本发明具体公开了一种温度敏感的混合存储架构及其数据分配策略方法，包括以下步骤：（1）根据存储部件cache和SPM的面积模型，设计不同cache/SPM容量比例的floorplan；（2）根据嵌入式处理器的温度模型，计算出针对不同cache/SPM容量比例的存储系统温度变化周期中cache/SPM使用时间t1/t2比，选择t1/t2比最大的floorplan作为设计方案；（3）根据步骤（2）得到的设计方案，设计数据分配策略；在限定峰值温度的条件下，利用贪心算法实现将数据分配到cache或SPM，从而得到最短的数据访问时间。
温度敏感混合存储架构及其数据分配策略方法

[发明专利]一种高速缓冲存储器处理方法及装置-CN201610190617.3有效
发明人：李生;程永波;李涛 -专利权人：华为技术有限公司
申请日： 2016-03-30 - 公布日： 2020-08-25 - 主分类号： G06F12/0868 文献下载
摘要：本发明实施例公开了一种高速缓冲存储器处理方法及装置，其中的方法可包括：Cache接收CPU发送的主存地址，所述主存地址包括标签Tag和第一索引Index1；查找所述Index1对应的第一组Set1，以及查找第二索引Index2对应的第二组Set2；在所述Set1和所述Set2的缓存行Cache Line中查找匹配的CacheLine。采用本发明可以降低Cache缺失时的功耗开销，提升了Cache性能。
一种高速缓冲存储器处理方法装置

[发明专利]一种基于CACHE的数据处理系统及其方法-CN200810174890.2有效
发明人：张建锋 -专利权人：阿里巴巴集团控股有限公司
申请日： 2008-11-11 - 公布日： 2009-04-08 - 主分类号： H04L29/06 文献下载
摘要：本发明揭示了一种基于CACHE的数据处理系统，至少具有：CACHE客户端；分布式CACHE服务器，用于接收客户端的数据请求并在CACHE数据存储装置中查询CACHE数据；CACHE数据存储装置；以及数据源本发明也揭示了一种数据处理方法，该方法包括：CACHE客户端接收数据请求并转发至分布式CACHE服务器；该分布式CACHE服务器查询数据，若CACHE命中，则将数据返回至所述CACHE客户端；若CACHE未命中，则CACHE客户端向数据源发送请求。采用本发明的系统及其方法，不仅配有CACHE数据存储装置以将海量的CACHE数据分布到多台CACHE数据中心，而且为CACHE列表类数据提供了优化的算法，大大提高了CACHE命中率。此外，该系统可以实时更新CACHE数据。
一种基于 cache 数据处理系统及其方法

[发明专利]一种CPU数据读取装置及方法-CN202010504687.8有效
发明人：郑丰翔;余红斌;张炜 -专利权人：上海赛昉科技有限公司
申请日： 2020-06-05 - 公布日： 2023-03-24 - 主分类号： G06F9/30 文献下载
摘要：本发明中，CPU上电工作后，在DMA收到数据0后把数据写入Memory的0x1000地址，并通知CPU进行读取；CPU将AT模块的select设置为0，并读取0x1000地址的数据，通过AT模块将数据返回给Cache，Cache保存数据0，并将数据返回给CPU，完成读取；当select为0时，把从Cache来的0x1000～0x1FFF范围的请求地址映射到memory的0x1000～0x1FFF；而当select为1时，把从Cache来的0x2000～0x2FFF范围的请求地址映射到memory的0x1000～0x1FFF。另外，如果select为0时，Cache发送0x2000～0x2FFF范围的地址，AT会把这笔请求丢弃；同理，如果select为1时，Cache发送0x1000～0x1FFF范围的地址，AT也会丢弃，本发明的方法让CPU既能从Cache拿数据，又能解决无法拿到新数据的问题，从而提高访问速度，提高性能。
一种 cpu 数据读取装置方法

[发明专利]cache映射架构动态调整方法及cache控制器-CN202110982126.3在审
发明人：卢知伯;黎健;何凯帆;梁明亮 -专利权人：深圳市中科蓝讯科技股份有限公司
申请日： 2021-08-25 - 公布日： 2021-12-10 - 主分类号： G06F12/0873 文献下载
摘要：本发明涉及芯片技术领域，公开一种cache映射架构动态调整方法及cache控制器。cache映射架构动态调整方法包括：配置cache架构参数，cache架构参数用于动态配置cache控制器，cache控制器包括用于存储内存数据的cache存储模组；发送cache架构参数至cache控制器，以使cache控制器根据cache架构参数，动态调整cache存储模组对内存的映射架构。
cache 映射架构动态调整方法控制器

[发明专利]Cache的自适应插入策略的实现方法-CN200910096958.4无效
发明人：陈天洲;乔福明;章铁飞;项凌翔;曹满;马建良;刘敬伟;胡同森;蒋冠军;缪良华 -专利权人：浙江大学
申请日： 2009-03-26 - 公布日： 2009-09-02 - 主分类号： G06F12/08 文献下载
摘要：本发明涉及基于存储器层次结构设计领域，旨在提供一种Cache的自适应插入策略的实现方法。该方法包括：Cache数据行的地址由标签位和偏移位组成，Cache的自适应插入采用组分配策略：根据Cache的空间大小，把Cache分成K个大小相同的Cache数据块，假设Cache有N个Cache组，每一个Cache数据块就有N/K个Cache组；每个Cache组赋予一个标识位，用于标识该Cache组发生Cache缺失时是采用最近最少使用插入策略，还是采用双峰插入策略。本发明能够有效的利用Cache空间，避免了在采用传统的最近最少使用插入策略时许多Cache行自从调入Cache之后没有被访问的现象；可以提高命中率，而且所需要的硬件开销小，可以降低代价。因此可以提高Cache的性能，最终可以改善计算机的性能。
cache 自适应插入策略实现方法

[发明专利]一种用计算机对矩阵进行运算的方法-CN200410078244.8有效
发明人：简方军;韩冀中 -专利权人：中国科学院计算技术研究所
申请日： 2004-09-21 - 公布日： 2006-03-29 - 主分类号： G06F12/08 文献下载
摘要：本发明公开了一种用计算机进行矩阵运算的方法，该方法用于解决在矩阵运算中常见的“Cache颠簸”现象。该方法包括步骤：1)提供一冗余矩阵，将该冗余矩阵与原有的第一矩阵组成新的第二矩阵；2)将第二矩阵读取到主存中；3)将第一矩阵中待处理区域的元素从主存读取到Cache；所述冗余矩阵使得第一矩阵的待处理区域的元素映射到Cache后，映射到相同Cache组的元素不超过Cache组的路数。采用本发明的方法可以避免计算机进行矩阵运算中的“Cache颠簸”现象，从而大幅度提高运算效率。
一种用计矩阵进行运算方法

[发明专利]一种无cache一致性协议的分布式共享片上存储架构-CN201510457104.X有效
发明人：荆明娥;周力君;田书东;谢志成;尹颖颖;王洁琳;杨建伟 -专利权人：复旦大学
申请日： 2015-07-30 - 公布日： 2017-12-29 - 主分类号： G06F12/0815 文献下载
摘要：本发明属于处理器技术领域，具体为一种无cache一致性协议的分布式共享片上存储架构。本发明基于簇状结构，将cache只映射本地的主存空间，处理器通过访问其它核的cache来完成对簇内其它共享主存块的读写，这样，由于不同核cache之间不再映射重叠的主存地址空间，因而取消了所谓多核处理器的cache一致性问题；本地核L1存储器一分为二非缓存的存储器+cache，降低cache缺失率，避免了相应的复杂逻辑电路以及功耗开销。
一种 cache 一致性协议分布式共享存储架构

[发明专利]一种基于同址同序素因子算法的3780点离散傅里叶变换处理装置和方法-CN201110305529.0无效
发明人：张鹏;刘昌银;蒋蓝祥;陈晋伦;周德扬 -专利权人：中国传媒大学;深圳市威士达广播技术有限公司;北京广讯科技有限责任公司
申请日： 2011-11-30 - 公布日： 2012-04-18 - 主分类号： G06F17/14 文献下载
摘要：本发明涉及一种基于同址同序素因子算法的3780点离散傅里叶变换处理装置，其特征在于，所述处理装置包括：3780个复数的共享存储器Cache1；常规的4点WFTA模块；常规的5点WFTA模块；常规的7点WFTA模块；修改的27点二维Cooley-Tukey模块，用于执行140次27点二维Cooley-Tukey傅里叶变换，它从Cache1读取数据的地址顺序与它向Cache1写入结果的地址顺序相同，也就是说，修改的27点二维Cooley-Tukey模块读写Cache1是同址的。
一种基于因子算法 3780 离散傅里叶变换处理装置方法

[发明专利]一种Cache集群中删除数据的方法及系统-CN201310300828.4有效
发明人：陈斌 -专利权人：阿里巴巴集团控股有限公司
申请日： 2013-07-17 - 公布日： 2018-04-27 - 主分类号： H04L29/08 文献下载
摘要：本申请公开了一种缓存（Cache）集群中删除（Purge）数据的方法及系统，包括对故障Cache设备迁移的Cache数据设置标志；访问Cache集群中的Cache数据时，对设置有标志的Cache数据进行验证后访问本申请通过使用对迁移的Cache数据进行置标的方式，记录了由于一致性哈希Cache集群状态颠簸时引起Cache数据迁移的信息，而在由这些迁移的Cache数据提供服务时，利用置标信息对需要进一步验证的该Cache数据进行验证后再使用，防止了失效的Cache数据再提供服务的情况，保证了Cache集群访问的高效准确性。
一种 cache 集群删除数据方法系统

[发明专利]一种基于CHI协议的多核Cache共享一致性协议构建方法-CN202310033047.7在审
发明人：郭兵;王洋 -专利权人：哈尔滨理工大学
申请日： 2023-01-10 - 公布日： 2023-09-22 - 主分类号： G06F15/167 文献下载
摘要：一种基于CHI协议的多核Cache共享一致性协议构建方法，属于多核Cache共享一致性协议领域。由于多核处理器的内核之间的数据交互愈加频繁，导致的共享Cache信息增多，为了提高缓存一致性协议的状态维护效率的问题。设计一种基于CHI协议的多核Cache共享一致性协议构建方法，包括：设计系统整体的拓扑结构，系统整体的拓扑结构包括RN0和RN1；设计HN的数据通路，HN的数据通路包括REQ通路、RSP通路、SNP和DAT通路；设计HN中Cache的组成结构；设计HN中Cache主要是设计Cache中L3Cache，包括Tag_SRAM和Data_SRAM，Tag_SRAM包含Tag位和Status位。实现跟踪每一个Cacheline的状态，根据CPUCore的读写操作及总线上的相应事务，更新Cacheline的状态维护Cache一致性。
一种基于 chi 协议多核 cache 共享一致性构建方法

[发明专利]一种可同时支持多套Cache数据私有段动态设置的方法-CN201910839658.4有效
发明人：陈芳园;过锋;高红光;吴珊;陈庆强;郝子宇;孙红辉 -专利权人：无锡江南计算技术研究所
申请日： 2019-09-06 - 公布日： 2021-08-10 - 主分类号： G06F12/0875 文献下载
摘要：本发明公开了一种可同时支持多套Cache数据私有段动态设置的方法，包括步骤S1、确定目标数据Cache中需要设置的n套私有段数据位置地址，为各个私有段数据设置相对应的n套第一私有段寄存器；S2、在目标数据Cache中分别设置与每套私有段数据相对应的第一比较器、第二比较器；S3、按一定规则对需要写入Cache中的数据行进行判断，来确定其是否具有“私有段标准”；S4、确认符合“私有段标准”后，在指令Cache中生成私有段设置指令；S5、设置指令发射规则判断器，对指令Cache内的指令执行情况进行判断；S6、确认在指令Cache内排列在私有段设置指令前的指令全部执行结束后，开始执行私有段设置指令，将需要写入Cache中的数据行写入与对应的私有段位置地址相联的数据Cache中。
一种同时支持 cache 数据私有动态设置方法

[发明专利]一种资源分配方法和高速缓冲存储器Cache-CN201610931953.9在审
发明人：薛长花;孙志文 -专利权人：深圳市中兴微电子技术有限公司
申请日： 2016-10-31 - 公布日： 2018-05-11 - 主分类号： G06F9/50 文献下载
摘要：本发明实施例公开了一种资源分配方法，该方法应用于多处理器共享的Cache中，其中，Cache包括：Cache控制器和Cache寄存器；Cache寄存器包括：每个处理器对应的统计寄存器和每个处理器对应的锁定寄存器；该方法包括：每个统计寄存器统计每个统计寄存器对应的处理器在预设时间内所访问的Cache容量，得到每个处理器的Cache访问容量，发送每个处理器的Cache访问容量至Cache控制器；Cache控制器根据每个处理器的Cache访问容量，确定出每个处理器的Cache分配容量；Cache控制器将每个处理器的Cache分配容量写入每个处理器对应的锁定寄存器中。本发明实施例还同时公开了一种Cache。
一种资源分配方法高速缓冲存储器 cache

[发明专利]Cache数据处理方法以及Cache-CN201910299651.8有效
发明人：褚军舰;刘亮;李伟立;张海峰;窦圣霞;严绍奎 -专利权人：北京智芯微电子科技有限公司;国网信息通信产业集团有限公司;国家电网有限公司;国网宁夏电力有限公司电力科学研究院
申请日： 2019-04-15 - 公布日： 2021-06-15 - 主分类号： G06F7/58 文献下载
摘要：本发明公开了一种Cache数据处理方法以及Cache，该缓存数据处理方法包括：Cache接收所述CPU发送的所述Main memory的地址信息，其中，所述Main memory的地址包括Main memoryTag字段、Cache set index字段；所述Cache根据所述Main memory Tag字段查找Lookup table从而获取映射偏移值；所述Cache将该映射偏移值和所述Cache setindex字段的值进行相加从而得到所述Cache的line地址；所述Cache读取所述line地址中所存储的Cache memory Tag，并将所述Main memory Tag字段与所述Cachememory Tag进行比较，若两者一致，则所述Cache向所述CPU输出在该line地址中所存储的数据。该Cache数据处理方法以及Cache可以有效避免基于Cache访问时间的侧信道攻击，而且硬件实现简单、对CPU运行效率不会有太大影响。
cache 数据处理方法以及