“缓冲存储器”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果10041568个，建议您升级VIP下载更多相关专利

[发明专利]缓冲存储器-CN201880053687.1在审
发明人：曼纽尔·利浦 -专利权人： XL投资有限责任两合公司
申请日： 2018-08-08 - 公布日： 2020-05-12 - 主分类号： F28D20/00 文献下载
摘要：本发明涉及一种缓冲存储器(10)，该缓冲存储器包括封闭的容器壳体(12)，用于容纳存储流体、特别是水，其中，容器壳体(12)具有用于用存储流体对容器壳体(12)进行填充的至少一个入口开口和将容器壳体(12根据本发明，气密覆盖件(22)还被设置在容器壳体(12)的内部中，该覆盖件能够可靠地保护存储流体免于与例如为环境空气的其他流体混合。
缓冲存储器

[发明专利]使用标签目录高速缓冲存储器提供可扩展动态随机存取存储器(DRAM)高速缓冲存储器管理-CN201680078744.2在审
发明人： H·M·勒;T·Q·张;N·瓦伊德亚纳坦;M·C·A·A·黑德斯;C·B·韦里利 -专利权人：高通股份有限公司
申请日： 2016-12-19 - 公布日： 2018-08-28 - 主分类号： G06F12/0895 文献下载
摘要：本发明涉及使用标签目录高速缓冲存储器提供可扩展动态随机存取存储器DRAM高速缓冲存储器管理。在一个方面中，提供DRAM高速缓冲存储器管理电路以管理对高带宽存储器中DRAM高速缓冲存储器的存取。所述DRAM高速缓冲存储器管理电路包括标签目录高速缓冲存储器和标签目录高速缓冲存储器目录。所述标签目录高速缓冲存储器存储所述DRAM高速缓冲存储器中频繁存取的高速缓存线的标签，而所述标签目录高速缓冲存储器目录存储所述标签目录高速缓冲存储器的标签。所述DRAM高速缓冲存储器管理电路使用所述标签目录高速缓冲存储器和所述标签目录高速缓冲存储器目录确定与存储器地址相关联的数据是否缓存在所述高带宽存储器的所述DRAM高速缓冲存储器中。基于所述标签目录高速缓冲存储器和所述标签目录高速缓冲存储器目录，所述DRAM高速缓冲存储器管理电路可确定是否可使用所述DRAM高速缓冲存储器和/或系统存储器DRAM执行存储器操作。
高速缓冲存储器标签管理电路动态随机存取存储器存储器高带宽可扩展存取存储器操作存储器地址高速缓存线系统存储器目录存储管理存储关联

[发明专利]采用双份误差行存储器产生图像网点的方法和装置-CN200610114331.3无效
发明人：陈峰;朱伟;刘志红 -专利权人：北京大学;北京北大方正电子有限公司;北大方正集团有限公司
申请日： 2006-11-07 - 公布日： 2007-05-16 - 主分类号： H04N1/405 文献下载
摘要：本发明涉及一种能够同时读写数据的采用双份误差行存储器产生图像网点的装置及方法。该装置包括缓冲存储器A、缓冲存储器B和存储控制器，其特征在于，所述存储控制器包括缓冲存储器A读写控制电路、缓冲存储器B读写控制电路以及缓冲存储器选择电路；所述缓冲存储器选择电路用于生成对缓冲存储器A和缓冲存储器B的读或写操作的选择信号；所述缓冲存储器A读写控制电路连接至所述缓冲存储器A，用于根据所述读写选择信号对缓冲存储器A进行读和写操作，所述缓冲存储器B读写控制电路连接至所述缓冲存储器B，用于根据所述读写选择信号对缓冲存储器本发明的装置及方法能同时读写存储器中的数据，可以应用于执行误差扩散，使得误差扩散快速执行。
采用双份误差存储器产生图像网点方法装置

[发明专利]存储器系统、存储器控制器及其操作方法-CN201810714290.4有效
发明人：金镇佑;文贵妍;李澈 -专利权人：三星电子株式会社
申请日： 2018-07-03 - 公布日： 2023-05-09 - 主分类号： G06F3/06 文献下载
摘要：一种存储器系统包括：非易失性存储器；存储器控制器，被配置为控制所述非易失性存储器，所述存储器控制器包括：第一缓冲存储器，用于临时存储要写入所述非易失性存储器的写入数据；和第二缓冲存储器，具有比所述第一缓冲存储器低的操作速度但高的存储容量所述存储器控制器被配置为将所述写入数据从所述第一缓冲存储器传输到第二缓冲存储器和传输到所述非易失性存储器，并且在将所述写入数据从所述第一缓冲存储器传输到所述第二缓冲存储器和传输到所述非易失性存储器之后释放所述第一缓冲存储器的操作状态在释放所述第一缓冲存储器的操作状态之前禁止向所述第一缓冲存储器写入额外的写入数据，并且在释放所述第一缓冲存储器的操作状态之后允许向所述第一缓冲存储器写入额外的写入数据。
存储器系统控制器及其操作方法

[发明专利]用于存取通信模块的信息存储器的数据的方法和装置-CN200580026342.X有效
发明人： F·哈特维希;C·霍尔斯特;F·拜勒 -专利权人：罗伯特·博世有限公司
申请日： 2005-06-29 - 公布日： 2007-07-04 - 主分类号： H04L12/56 文献下载
摘要：通过数据输入信息存储器(300)或从信息存储器输出数据存取一个通信模块(100)的信息存储器(300)的数据的方法，其中信息存储器与缓冲存储器布置(201和202)连接，数据沿第一传输方向传输给信息存储器并且沿第二传输方向从信息存储器传出数据，其中缓冲存储器布置沿第一传输方向具有一个输入缓冲存储器(201)并且沿第二传输方向具有一个输出缓冲存储器(202)，输入缓冲存储器和输出缓冲存储器分别被划分为子缓冲存储器(400、701)和针对子缓冲存储器的影子存储器(401、700)，其中在每个传输方向上实施如下步骤：数据输入各自的子缓冲存储器；交换子缓冲存储器和影子存储器的存取；如此后续的数据可以写入影子存储器，同时输入的数据在设置的传输方向上已经从子缓冲存储器输出
用于存取通信模块信息存储器数据方法装置

[发明专利]增强存储器性能的方法及数据处理系统-CN97119632.X无效
发明人：Ｒ·Ｂ·帕特埃尔 -专利权人：国际商业机器公司
申请日： 1997-09-26 - 公布日： 2002-11-06 - 主分类号： G06F12/08 文献下载
摘要：本发明提供一种增强数据处理系统中存储器性能的方法和系统。当接收到对一级超高速缓冲存储器的一个超高速缓冲存储器行的存储器请求时，判定该存储器请求是否是存储启动的。如果该存储器请求在一级超高速缓冲存储器中命中且该存储器请求被判定为存储启动的话，则无效二级超高速缓冲存储器中相应的超高速缓冲存储器行。如果该存储器请求在一级超高速缓冲存储器中失中，则该存储器请求被送往二级超高速缓冲存储器，如果该存储器请求在二级超高速缓冲存储器中命中且该存储器请求被判定为存储启动的话，则被命中的超高速缓冲存储器行被传送到一级超高速缓冲存储器，而在二级超高速缓冲存储器中的该超高速缓冲存储器行被无效。
增强存储器性能方法数据处理系统

[发明专利]处理器及高速缓冲存储器的控制方法-CN200910178614.8无效
发明人：陈俊裕 -专利权人：奇景光电股份有限公司
申请日： 2009-09-22 - 公布日： 2011-04-20 - 主分类号： G06F1/32 文献下载
摘要：一种处理器及高速缓冲存储器的控制方法。处理器包括多个高速缓冲存储器(cache)与一控制单元。多个高速缓冲存储器分别受控于多个高速缓冲存储器致能信号而被启动。控制单元根据处理器的电源模式产生高速缓冲存储器致能信号，以选择并存取高速缓冲存储器的对应上述电源模式的子集，其中高速缓冲存储器的子集数量决定于电源模式。因此，处理器可根据电源模式要求高速缓冲存储器启动以减少高速缓冲存储器的功率消耗。
处理器高速缓冲存储器控制方法

[发明专利]缓冲高速缓冲存储器要求的处理器与该缓冲存储器及方法-CN200610075342.5有效
发明人：焦阳;陈义平;陈文中 -专利权人：威盛电子股份有限公司
申请日： 2006-04-10 - 公布日： 2006-09-27 - 主分类号： G06F12/08 文献下载
摘要：本发明公开一种能改善处理器执行效能的高速缓冲存储器(cache)。部分实施例中，一个高速缓冲存储器要求被接收，并且高速缓冲存储器内的逻辑单元判断是否该接收到的高速缓冲存储器要求产生在高速缓冲存储器上的一寻到事件(hit)。若接收到的高速缓冲存储器要求产生在高速缓冲存储器上的一寻到事件，接着服务该高速缓冲存储器要求。相反地，若接收到的高速缓冲存储器要求产生在高速缓冲存储器上的一误失(miss)，则将与该接收到的高速缓冲存储器要求相关的信息存储到一个误失要求表。于部分实施例，误失读取要求存储在误失读取要求表，而误失写入要求存储在误失写入要求表。
缓冲高速缓冲存储器要求处理器方法

[发明专利]存储器存储装置和电子系统-CN202210369377.9在审
发明人：郑荷娜 -专利权人：三星电子株式会社
申请日： 2022-04-08 - 公布日： 2022-11-01 - 主分类号： G06F13/16 文献下载
摘要：一种存储器存储装置包括：存储器控制器，被配置为从外部装置接收数据；以及非易失性存储器，连接到存储器控制器，其中，存储器控制器包括：第一缓冲存储器，被配置为存储数据；第二缓冲存储器，不同于第一缓冲存储器；以及存储器接口，被配置为向非易失性存储器提供从第一缓冲存储器提供的数据，其中，非易失性存储器被配置为：存储数据，并且在存储数据之后向存储器接口提供写入完成信号，其中，存储器控制器还被配置为：响应于写入完成信号，将存储在第一缓冲存储器中的数据复制到第二缓冲存储器，并且在将存储在第一缓冲存储器中的数据复制到第二缓冲存储器之后移除存储在第一缓冲存储器中的数据。
存储器存储装置电子系统

[发明专利]USB主机控制器以及用于USB主机控制器的控制方法-CN201010126672.9有效
发明人：近藤邦裕 -专利权人：恩益禧电子股份有限公司
申请日： 2010-02-24 - 公布日： 2010-08-25 - 主分类号： G06F3/06 文献下载
摘要：本发明旨在提供一种能够为存储装置之间的数据传输减少时间的USB主机控制器和用于USB主机控制器的控制方法。根据本发明的USB主机控制器包括：用于USB管道的缓冲存储器，该缓冲存储器具有第一缓冲存储器区域和第二缓冲存储器区域；和缓冲存储器控制器，该缓冲存储器控制器被构造为控制用于USB管道的缓冲存储器与第一和第二装置中的每一个之间的数据传输缓冲存储器控制器将来自于第一装置的数据存储在第一缓冲存储器区域中，对与第一缓冲存储器区域相对应的地址信息和与第二缓冲存储器区域相对应的地址信息进行交换，并且基于在交换之后与第一缓冲存储器区域相对应的地址信息，将被存储在第一缓冲存储器区域中的数据传输到第二装置。
usb 主机控制器以及用于控制方法

[发明专利]用于有效使用高速缓存及存储器的指令辅助高速缓存管理-CN200610064058.8有效
发明人： S·拉克什马纳穆尔蒂;M·罗森布卢思 -专利权人：英特尔公司
申请日： 2006-09-29 - 公布日： 2007-07-04 - 主分类号： G06F12/08 文献下载
摘要：用于有效利用高速缓冲存储器和存储器的指令辅助高速缓冲存储器管理。提示(例如修改符)被添加到读和写存储器存取指令来标识该存储器存取是针对临时数据的。通过这样的提示，执行交替的高速缓冲存储器策略和分配策略来最小化高速缓冲存储器和存储器存取。在一个策略下，写高速缓存未命中会导致将数据写到高速缓冲存储器线的局部中，而没有存储器读/写周期来填充该线的剩余部分。在另一个策略下，读高速缓存未命中会导致从存储器读，而没有分配或写读取的数据到高速缓冲存储器线。还公开了高速缓冲存储器线软锁机制，其中高速缓冲存储器线可以被选择性地软锁定来指示保持那些高速缓冲存储器线比非锁定高速缓冲存储器线优先。
用于有效使用高速缓存存储器指令辅助管理

[发明专利]高速缓冲存储器-CN200680011397.8无效
发明人：山本崇夫;田中哲也;中西龙太;中岛雅逸;金子圭介;冈林叶月 -专利权人：松下电器产业株式会社
申请日： 2006-03-17 - 公布日： 2008-04-02 - 主分类号： G06F12/08 文献下载
摘要：本发明的高速缓冲存储器包括：第1高速缓冲存储器；并行工作的第2高速缓冲存储器；判定单元，在第1高速缓冲存储器及第2高速缓冲存储器二者未命中的情况下判定有关属性的真假，该属性是未命中的存储器访问对象数据的属性；以及控制单元，在被判定是真的情况下将存储器数据存储到第2高速缓冲存储器，在被判定是假的情况下将存储器数据存储到第1高速缓冲存储器。
高速缓冲存储器

[发明专利]用于分级数据超高速缓冲存储器系统中同步化的系统和方法-CN94191177.2无效
发明人：约瑟夫·Ｐ·布拉特;约翰·布伦南;彼得·苏颜特;威廉姆·Ａ·赫夫曼;约瑟夫·Ｔ·斯坎伦;史蒂夫·查瓦格利 -专利权人：硅图像有限公司;东芝株式会社
申请日： 1994-12-15 - 公布日： 2000-07-05 - 主分类号： G06F12/08 文献下载
摘要：控制系统控制执行超高速缓冲存储器存取指令使得不发生关于超高速缓冲存储器同步化的问题。$计算机系统包含至少具有１个超高速缓冲存储器的多个处理装置（１０２）。多处理器超高速存储器的同步在计算机系统中维持。至少１个处理装置包含由被连接到第２级超高速缓冲存储器（１１２）的第１级超高速缓冲存储器（１０８）构成的超高速缓冲存储器排列，在这里，整数存储指令能把数据存入第１级超高速缓冲存储器和第２级超高速缓冲存储器二者之中第１级超高速缓冲存储器能够字节写入，第２级超高速缓冲存储器能够字写入。在整数存储指令的执行过程中，按照ＦＡ指令的写入数据如下述那样写入到第２级超高速缓冲存储器中１个或１个以上的字节从第１级超高速缓冲存储器读入并且字长数据被写入到第２级超高速缓冲存储器中。
用于分级数据超高速缓冲存储器系统同步方法

[发明专利]用于暂存存储内容的存储器装置和方法-CN201811242463.3在审
发明人：斯特芬·桑尼卡尔布 -专利权人：英飞凌科技股份有限公司
申请日： 2018-10-24 - 公布日： 2019-04-30 - 主分类号： G06F12/0808 文献下载
摘要：根据一个实施例，描述了一种存储器装置，其具有：存储器；第一缓冲存储器；第一缓冲存储器控制单元，所述第一缓冲存储器控制单元配置为，在将来自所述存储器的存储内容存储到第一缓冲存储器中时，借助修改使在存储器中的存储内容无效；第二缓冲存储器和第二缓冲存储器控制单元，所述第二缓冲存储器控制单元配置为，从所述存储器读取存储内容，以检验：从存储器读取的存储内容是否有效，并且如果从所述存储器读取的存储内容无效，则将对所述修改的逆向操作应用于所读取的存储内容
存储内容缓冲存储器控制存储器读取缓冲存储器存储器存储器装置单元配置读取操作应用暂存存储检验

[发明专利]计算系统中支持热节点置换的方法与装置-CN200510103917.5有效
发明人：杜安·A·埃夫里尔;约翰·M·博肯哈根;菲利普·R·希利尔第三 -专利权人：国际商业机器公司
申请日： 2005-09-15 - 公布日： 2006-04-12 - 主分类号： G06F12/08 文献下载
摘要：一种用于清洗计算系统中高速缓冲存储器的装置与方法。在多节点计算系统中，第一节点中的高速缓冲存储器可以包括第二节点的地址空间中的更新数据。在关闭第一节点之前，必须清除第一节点中的高速缓冲存储器。计算系统使用一种用于高速缓冲存储器的随机类置换方案。在类置换选择机构中，高速缓冲存储器清洗例程设置涵盖随机类置换方案的高速缓冲存储器清洗模式。通过被涵盖的随机类置换方案，将以最小数量的取数操作清洗高速缓冲存储器中的所有高速缓冲存储器线，每个取数操作向高速缓冲存储器加载一个尚未处于高速缓冲存储器的高速缓冲存储器线。在一条必须通过其来读取和存储高速缓冲存储器的关键路径中，不招致额外的延迟代价。
计算系统支持节点置换方法装置

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条