“gpul1cache”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果7928143个，建议您升级VIP下载更多相关专利

[发明专利]一种基于使用热度的高速缓冲存储器替换方法及系统-CN201911327529.3有效
发明人：刘超;张洪柳;于秀龙 -专利权人：山东方寸微电子科技有限公司;青岛方寸微电子科技有限公司
申请日： 2019-12-20 - 公布日： 2021-12-14 - 主分类号： G06F12/0808 文献下载
摘要：本公开公开了一种基于使用热度的高速缓冲存储器替换方法及系统，包括：将Cache分为n个Cache块，n个Cache块和其对应的热度值组成热度对比组；根据接收的CPU数据读取请求，判断待读取的CPU数据是否存在于Cache中，若命中，查找命中的Cache块和其对应的热度值，根据预设热度增强因子增加热度值，其余未命中Cache块的热度值根据热度衰减因子进行衰减，在命中的Cache块中读取CPU数据；若未命中，查找热度值最小且小于或等于替换阈值的Cache块，将待读取的CPU数据替换到该Cache块中，其余未替换Cache块的热度值根据热度衰减因子进行衰减。统计Cache中代码的访问频率，并在访问热度降低后进行替换；通过热度增强因子、热度衰减因子参数，适用于不同的执行代码，保持较高的命中率。
一种基于使用热度高速缓冲存储器替换方法系统

[发明专利]高速缓冲存储器控制方法、装置和系统-CN201180003800.3有效
发明人：蔡安宁 -专利权人：华为技术有限公司
申请日： 2011-12-31 - 公布日： 2012-10-10 - 主分类号： G06F12/08 文献下载
摘要：本发明提供一种高速缓冲存储器控制方法、装置和系统，其中方法包括：获取目标对象的变化的地址范围；根据变化的地址范围确定地址变化类型，若为内存地址的分配或者释放，则确定与变化的地址范围对应的cache操作地址范围，并控制cache在cache操作地址范围执行cache操作信息；所述cache操作信息为禁止所述cache在所述cache操作地址范围执行数据同步。本发明避免了cache执行不必要的同步工作，显著提高了CPU的处理效率，降低了对总线和内存带宽的需求。
高速缓冲存储器控制方法装置系统

[发明专利]一种Cache替换方法及装置-CN201510510819.7有效
发明人：刘同强 -专利权人：浪潮（北京）电子信息产业有限公司
申请日： 2015-08-19 - 公布日： 2017-12-05 - 主分类号： G06F12/12 文献下载
摘要：本发明公开了一种Cache替换方法及装置，该Cache替换方法包括获取当前访问Cache的报文信息，确定与所述报文信息对应的第一目标地址；确定所述Cache所属服务器的当前运行状态，根据所述当前运行状态确定所述Cache中存储的最优被替换的第二目标地址；利用所述第一目标地址替换所述第二目标地址。由此，根据Cache所述服务器的当前运行状态确定第二目标地址，所确定的第二目标地址符合在服务器不同运行状态时访问服务器的Cache的报文信息的特点，实验证明，该Cache替换方法能够有效提高Cache的命中率
一种 cache 替换方法装置

[发明专利]高速存储区的访问方法以及访问装置-CN201210107339.2有效
发明人：高剑刚;许勇;唐勇;李媛;张清波;郑方;高红光 -专利权人：无锡江南计算技术研究所
申请日： 2012-04-12 - 公布日： 2016-10-12 - 主分类号： G06F12/0802 文献下载
摘要：一种高速存储区的访问方法及访问装置，其中所述访问方法包括：在处理器核心请求访问主存时，基于所述Cache数据在主存首地址、Cache行数据量、Cache行条目总数和Cache行有效位判断请求主存地址是否命中Cache；若所述请求主存地址命中Cache，则基于所述Cache数据在局部存储器首地址确定与所述请求主存地址对应的局部存储器地址，并基于所述局部存储器地址加载Cache数据；若所述请求主存地址未命中Cache
高速存储访问方法以及装置

[发明专利]一种Cache工作模式的设置方法和装置-CN201280003146.0有效
发明人：刘保红 -专利权人：华为技术有限公司
申请日： 2012-12-21 - 公布日： 2017-12-15 - 主分类号： G06F12/0806 文献下载
摘要：本发明适用于计算机技术领域，提供了一种Cache工作模式的设置方法和装置，所述方法包括获取上层业务应用的IO特征；从最佳模式数据库中查找到与所述IO特征匹配的最佳Cache工作模式配置信息；根据所述最佳Cache工作模式配置信息进行Cache工作模式的设置。本发明，当获取到当前业务应用的IO特征后，根据IO特征查找最佳模式数据库，从中找到与IO特征对应的最佳Cache工作模式配置信息，根据所述最佳Cache工作模式配置信息进行Cache工作模式的设置，无需人工干预，实现了Cache工作模式的智能自动适配，提升了Cache工作模式设置的实时性及可维护性。
一种 cache 工作模式设置方法装置

[发明专利]一种高速缓冲存储器cache中的cache块的替换方法和装置-CN201510316352.2在审
发明人：江涛;刘月吉;张科;柴琳 -专利权人：华为技术有限公司;中国科学院计算技术研究所
申请日： 2015-06-10 - 公布日： 2017-01-04 - 主分类号： G06F12/08 文献下载
摘要：本发明实施例公开了一种高速缓冲存储器cache中的cache块的替换方法和装置，涉及数据存储技术领域，用以在减少因访问远程内存而导致的访问延迟的同时，有效保证cache的利用率。本发明实施例提供的方法应用于节点，该节点中设置有cache；该方法包括：将cache中存储有远程页面数据的cache块归为第一分类，存储有本地页面数据的cache块归为第二分类；其中，第一分类对应的年龄增长速率小于第二分类对应的年龄增长速率；在每次访问的过程中，按照所属的分类对应的年龄增长速率，更新cache中的每个cache块的年龄，并在满足替换条件时，将年龄最大的一个cache块中存储的数据替换出去。
一种高速缓冲存储器 cache 中的替换方法装置

[发明专利]构建Cache一致性协议的方法、众核处理器及网络接口单元-CN201210290620.4有效
发明人：付宇卓;周川;蒋江;刘婷 -专利权人：上海交通大学
申请日： 2012-08-15 - 公布日： 2012-12-12 - 主分类号： G06F12/08 文献下载
摘要：本发明实施例提供了一种构建Cache一致性协议的方法、众核处理器和网络接口单元，其中，所述方法包括：网络接口NI接收一级Cache发送的请求消息，所述请求消息包含一级Cache所需要的数据块的地址；将所述请求消息的目的地址修改为所述NI所属的子网，并将所述请求消息发送给目标节点，所述目标节点包括所述NI所在子网的其他一级Cache和二级Cache，所述请求消息包含一级Cache所需要的数据块的地址和所述NI所在子网的子网号；接收所述其他一级Cache或二级Cache发送的数据块和牌，并将所述接收到的数据块和牌发送给所述一级Cache，以使所述核能读写所述一级Cache上的所述数据块。
构建 cache 一致性协议方法处理器网络接口单元

[发明专利]一种提升固存储设备读性能的方法-CN201710685493.0有效
发明人：郭凌立 -专利权人：记忆科技（深圳）有限公司
申请日： 2017-08-11 - 公布日： 2020-09-11 - 主分类号： G06F3/06 文献下载
摘要：本发明公开了一种提升固态存储设备读性能的方法，其特征在于将部分mlc/tlc block切换为slc block,将部分slc block划分为slc read cache；硬盘控制器在空闲时将存在于mlc/tlc block中的热数据搬移到slc read cache中；并定期将slc read cache中存在已经变冷的数据搬移到mlc/tlc中；主机读取FLASH时,优先检索判断所读取的数据是否在slcread cache,如果在则直接从slc read cache中读取,如果不在则从mlc/tlc中读取。通过在slc cache中划出一小部分slc block用做slc read cache，并增加cache table来记录slc read cache中数据的映射信息，通过以上操作使得部分主机经常读取的数据存放在slc cache中，提升了读性能。
一种提升存储设备性能方法

[发明专利]高速缓存cache地址映射方法以及相关设备-CN201711247808.X有效
发明人：吕研冬;曾建江 -专利权人：华为技术有限公司
申请日： 2017-11-30 - 公布日： 2023-07-18 - 主分类号： G06F12/0882 文献下载
摘要：本申请公开了高速缓存cache地址映射方法以及相关设备，该方法包括：获取二进制文件，二进制文件包括第一热点代码段；获取第二热点代码段的对齐信息；第二热点代码段为已加载到所述cache的热点代码段；对齐信息包括第二热点代码段加载到所述cache后，第二热点代码段所占用的最后一个cache组的组号；根据对齐信息，对第一热点代码段进行偏移操作，使得第一热点代码段映射到所述cache中组号连续的cache组，并且所述组号连续的cache组与所述最后一个cache组相邻。实施本发明实施例，能够在不增加物理硬件开销的前提下解决N路组相联结构中cache冲突失效问题，提高cache命中率。
高速缓存 cache 地址映射方法以及相关设备

[发明专利]基于页级映射的动态二级缓存闪存转换层地址映射方法-CN201811374675.7在审
发明人：阮利;丁树勋;肖利民;苏书宾;李昂鸿;殷成涛 -专利权人：北京航空航天大学
申请日： 2018-11-20 - 公布日： 2019-05-10 - 主分类号： G06F12/1009 文献下载
摘要：本发明的方法利用顺序I/O的时间局部性和空间局部性，分别设置一级缓存L₁Cache，二级缓存L₂Cache，在两级缓存上采用不同的缓存管理策略，一级缓存L₁Cache用来缓存单个地址映射项，二级缓存L₂Cache用来缓存整个映射页；在二级缓存上采用空间局部性检测法，对当前一定数量的I/O请求进行检测，如果检测到当前的I/O请求具有较强的空间局部性，则提取相应的映射页到二级缓存L₂Cache中；同时一级缓存L₁Cache根据缓存命中率来动态调整一级缓存大小，保证随机I/O模式下的
二级缓存一级缓存空间局部性地址映射缓存闪存转换层映射页映射缓存管理策略地址映射项缓存命中率时间局部性动态调整两级缓存性能下降检测法局部性检测保证

[发明专利]高速缓存多位数据翻转错误的检测及容错装置与方法-CN201510507410.X有效
发明人：张伟功;邱柯妮;丁丽华;王晶;李涛;王珍珍;董佳琪;朱晓燕;徐远超 -专利权人：首都师范大学
申请日： 2015-08-19 - 公布日： 2017-12-05 - 主分类号： G06F11/10 文献下载
摘要：一种嵌入式微处理器高速缓存多位数据翻转错误的检测及容错装置与方法，其特征在于所述检测及容错装置包括标记BCH编码器、Cache标记存储器、标记BCH校验器、数据BCH编码器、Cache数据存储器、数据BCH校验器、Cache控制器和命中控制器，依据所选用的Cache管理策略，使用BCH编码及Cache重装方法对Cache标记存储器和Cache数据存储器中的多位数据错误进行检测与容错。
高速缓存数据翻转错误检测容错装置方法

[发明专利]一种嵌入式系统的Cache实现方法和装置-CN202111081557.9有效
发明人：张宾;张志;张东峰;周友宏 -专利权人：合肥大唐存储科技有限公司
申请日： 2021-09-15 - 公布日： 2023-08-18 - 主分类号： G06F12/0862 文献下载
摘要：本申请实施例公开了一种嵌入式系统的Cache实现方法和装置，Cache中的每组buffer由单独的状态机控制，该buffer包括:Fetch buffer和PreFetch buffer，并且一组Fetch buffer对应一组PreFetch buffer；该方法包括：发生Read Cache miss时，或当连续发生多次Read Cache hit，且多次Read Cache hit的地址连续时，触发通过该实施例方案，在不过度增加Cache容量的情况下，提高了Cache命中率。
一种嵌入式系统 cache 实现方法装置

[发明专利]一种提高处理器主频的流水线细分装置-CN201810530629.5有效
发明人：肖建青;张洵颖;李红桥;赵翠华;崔媛媛 -专利权人：西安微电子技术研究所
申请日： 2018-05-29 - 公布日： 2023-05-30 - 主分类号： G06F9/38 文献下载
摘要：本发明公开了一种提高处理器主频的流水线细分装置，其连接顺序依次为指令Cache访问级、指令Cache选择级、译码级、寄存器访问级、执行级、数据Cache访问级、数据Cache选择级、异常处理级和数据写回级通过降低片上一级Cache的访问延迟从而提高处理器主频的流水细分，从而满足在不增加Cache容量时能够提高处理器主频、或者在增加Cache容量后不损失处理器主频的实际应用需求。
一种提高处理器主频流水线细分装置

[实用新型]高速缓存多位数据翻转错误的检测及容错装置-CN201520627130.8有效
发明人：王珍珍;王晶;张伟功;李涛;丁丽华;董佳琪;邱柯妮;朱晓燕;徐远超 -专利权人：首都师范大学
申请日： 2015-08-19 - 公布日： 2015-12-09 - 主分类号： G06F11/10 文献下载
摘要：一种嵌入式微处理器高速缓存多位数据翻转错误的检测及容错装置与方法，其特征在于：所述检测及容错装置包括标记BCH编码器、Cache标记存储器、标记BCH校验器、数据BCH编码器、Cache数据存储器、数据BCH校验器、Cache控制器和命中控制器，依据所选用的Cache管理策略，使用BCH编码及Cache重装方法对Cache标记存储器和Cache数据存储器中的多位数据错误进行检测与容错。
高速缓存数据翻转错误检测容错装置

[发明专利]Cache块处理方法、装置及处理器芯片-CN201911118842.6在审
发明人：张喆鹏;赵云峰 -专利权人：新华三半导体技术有限公司
申请日： 2019-11-15 - 公布日： 2020-03-31 - 主分类号： G06F9/30 文献下载
摘要：本申请提供一种Cache块处理方法、装置及处理器芯片。该方法应用于处理器芯片包括的Cache，所述Cache包括至少一个Cache块，所述方法包括：在确定待读取数据需要锁存、且缓存所述待读取数据的目标Cache块未加锁时，对所述目标Cache块进行加锁；应用所述目标Cache块对应的计时器进行计时；在所述计时器达到预设的计时时间时，解锁所述目标Cache块。
cache 处理方法装置处理器芯片