“缪良华”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果22个，建议您升级VIP下载更多相关专利

[发明专利]应用数据处理方法、装置、存储介质及电子设备-CN202210857489.9在审
发明人： 缪良华;陈帅帅;黄太洪;王玉明 -专利权人：阿里巴巴（中国）有限公司
申请日： 2022-07-20 - 公布日： 2022-11-01 - 主分类号： H04L9/40 文献下载
摘要：本发明公开了一种应用数据处理方法、装置、存储介质及电子设备。其中，该方法包括：利用第一设备上的第一挎斗安全组件拦截第一请求消息，其中，第一请求消息由第一设备上的目标应用发起，第一请求消息用于请求向第二设备获取目标应用关联的目标数据；利用第一挎斗安全组件对第一请求消息进行验证处理，得到第一验证结果；响应于第一验证结果表明第一请求消息通过验证，利用第一挎斗安全组件从第二设备获取加密数据，其中，加密数据由第二设备上的第二挎斗安全组件对目标数据进行加密处理后得到；将加密数据返回至目标应用。本发明解决了相关技术中的对于应用数据处理方式安全性低下且部署成本高的技术问题。
应用数据处理方法装置存储介质电子设备

[发明专利]数据处理方法、装置及计算机可读存储介质-CN202210847787.X在审
发明人： 缪良华;陈帅帅;黄太洪;王尚飞;王玉明 -专利权人：阿里巴巴（中国）有限公司
申请日： 2022-07-19 - 公布日： 2022-10-25 - 主分类号： H04L9/40 文献下载
摘要：本发明公开了一种数据处理方法、装置及计算机可读存储介质。其中，该方法包括：显示独立软件开发商ISV应用的应用界面；接收在应用界面上基于目标账号的解密操作，其中，解密操作用于请求对预定加密数据进行解密；响应于解密操作，从数据网关中获取解密数据，其中，解密数据为数据网关对预定加密数据进行解密得到的明文数据，数据网关为产生明文数据的数据系统所对应的网关。本发明解决了相关技术中与独立软件开发商ISV应用服务器进行数据交互时，存在的数据易泄露的技术问题。
数据处理方法装置计算机可读存储介质

[发明专利]与调度性能直接相关的内存管理核的硬件化的方法-CN200910097644.6无效
发明人：陈天洲;缪良华;张楠;陈剑;汪达舟 -专利权人：浙江大学
申请日： 2009-04-13 - 公布日： 2009-09-23 - 主分类号： G06F9/48 文献下载
摘要：本发明公开了一种与调度性能直接相关的进程内存管理核的硬件化的方法。是通过将操作系统中与调度性能直接相关的进程内存管理，包括进程页表创建，删除，切换，虚拟地址映射，虚拟地址到物理地址的转换的功能交付给硬件来完成，降低了调度时进程切换时的开销，提高了进程切换时效率。本发明可以利用在操作系统的其他部件中。本发明实现了在硬件化的进程内存管理，降低了进程切换时的开销，提高了进程切换时效率，将原本由软件代码来实现的功能交付给硬件单元来完成，消除了操作系统的某一部分功能被恶意篡改的可能性，保证了处理的完全正确性和可靠性。
调度性能直接相关内存管理硬件方法

[发明专利]一种在处理器中添加旁路来优化片上网络架构的方法-CN200910097645.0无效
发明人：陈天洲;缪良华;汪达舟;王超;陈剑 -专利权人：浙江大学
申请日： 2009-04-13 - 公布日： 2009-09-16 - 主分类号： H04L12/56 文献下载
摘要：本发明公开了一种在处理器中添加旁路来优化片上网络架构的方法。本发明的方法是通过在处理器核中添加旁路并增加辅助的模块从而支持低延时的片上网络的架构。本方法实现了处理器不仅可以传输处理完的结果，而且传输处理中的临时保存的中间结果，对于其他节点处理器来说，它们可以得到更多的数据，整个片上网络的处理的功能得到扩展。对于具有更深程度的数据依赖的线程来说，各个线程之间可以进行大量的数据处理与传输，执行的效率更高。本方法通过对处理器的改进，使其更好支持片上网络的架构，更好的发挥片上网络优势。
一种处理器添加旁路优化网络架构方法

[发明专利]Cache的自适应插入策略的实现方法-CN200910096958.4无效
发明人：陈天洲;乔福明;章铁飞;项凌翔;曹满;马建良;刘敬伟;胡同森;蒋冠军;缪良华 -专利权人：浙江大学
申请日： 2009-03-26 - 公布日： 2009-09-02 - 主分类号： G06F12/08 文献下载
摘要：本发明涉及基于存储器层次结构设计领域，旨在提供一种Cache的自适应插入策略的实现方法。该方法包括：Cache数据行的地址由标签位和偏移位组成，Cache的自适应插入采用组分配策略：根据Cache的空间大小，把Cache分成K个大小相同的Cache数据块，假设Cache有N个Cache组，每一个Cache数据块就有N/K个Cache组；每个Cache组赋予一个标识位，用于标识该Cache组发生Cache缺失时是采用最近最少使用插入策略，还是采用双峰插入策略。本发明能够有效的利用Cache空间，避免了在采用传统的最近最少使用插入策略时许多Cache行自从调入Cache之后没有被访问的现象；可以提高命中率，而且所需要的硬件开销小，可以降低代价。因此可以提高Cache的性能，最终可以改善计算机的性能。
cache 自适应插入策略实现方法

[发明专利]基于数据流分析的单线程程序并行化的实现方法-CN200910097147.6无效
发明人：陈天洲;蒋冠军;缪良华;王超;陈剑 -专利权人：浙江大学
申请日： 2009-03-23 - 公布日： 2009-08-26 - 主分类号： G06F9/38 文献下载
摘要：本发明公开了一种基于数据流分析的单线程程序并行化的实现方法。本发明通过分析单线程程序中指令之间的数据依赖性，把单线程程序分解成多线程程序，单线程程序指令之间的依赖性有数据依赖和控制依赖两种，控制依赖是对控制条件值的依赖，是一种特殊的数据依赖。本发明在线程分解的过程中，同时考虑分解后线程通信代价和线程之间的平衡性。本发明的优势在于能够使单线程程序的不同部分并行执行，进而减短程序执行时间提高程序执行效率。单线程程序的并行化方法尤其适合当今的多核结构。
基于数据流分析线程程序并行实现方法

[发明专利]SQL指令的硬件实现方法-CN200910097145.7无效
发明人：陈天洲;蒋冠军;汪达舟;王超;缪良华 -专利权人：浙江大学
申请日： 2009-03-23 - 公布日： 2009-08-26 - 主分类号： G06F17/30 文献下载
摘要：本发明公开了一种SQL指令的硬件实现方法。设计了一个SQL核来执行SQL指令，SQL核与通用处理器同时存在。所设计的专用核支持的指令集为create table，drop table，select，insert，update和delete六条指令，这六条指令的实现采用微指令的方式。本发明的SQL指令的硬件实现方法较之传统的软件方法的优点是具有更高的执行效率，这是因为SQL指令是经过定制优化，而且由专用电路实现。SQL核的另外一个特点在于能够在单个芯片上配置多个SQL核，增加并行性。
sql 指令硬件实现方法

[发明专利]片上硬件数据库的高速缓冲器支持实现方法-CN200910097146.1无效
发明人：陈天洲;蒋冠军;王超;缪良华;汪达舟 -专利权人：浙江大学
申请日： 2009-03-23 - 公布日： 2009-08-26 - 主分类号： G06F17/30 文献下载
摘要：本发明公开了一种片上硬件数据库的高速缓冲器支持实现方法。在片上硬件数据库处理器核和内存之间增加了高速缓冲器和缓冲器控制器。高速缓冲器缓存数据库处理器核访问内存的数据和指令，它与数据库处理器核和内存相连接。缓冲器控制器是一个控制逻辑，它控制高速缓冲器和数据库处理器核、高速缓冲器和内存的数据交换，它接受数据库处理器核发出的内存存取信号，控制高速缓冲器缓存和数据库处理器核存取高速缓冲器中的数据。片上硬件数据库的高速缓冲器支持有利于改变硬件数据库处理器核与内存速率的不匹配，使得数据库处理器核的数据处理和对内存的数据存取能够并行进行，进而提高处理器核的吞吐量和处理效率，实现整个片上硬件数据库的性能提升。
硬件数据库高速缓冲器支持实现方法

[发明专利]一种基于延时策略的软件事务内存的实现方法-CN200910096959.9无效
发明人：陈天洲;马建良;曹满;乔福明;章铁飞;项凌翔;王春昊;刘敬伟;陈剑;缪良华 -专利权人：浙江大学
申请日： 2009-03-26 - 公布日： 2009-08-19 - 主分类号： G06F9/46 文献下载
摘要：本发明涉及基于多处理器系统软件事物内存的实现技术，旨在提供一种基于延时策略的软件事务内存的实现方法。该方法包括以下步骤：事务创建、事务冲突产生、事务冲突延时仲裁、事务提交或者终止。本发明采用延时策略来仲裁事务间发生冲突时的情况。这样的冲突仲裁策略简单高效，有效地缓解了由于仲裁策略不当而造成的效率低下，提高了软件事物内存系统的性能。
一种基于延时策略软件事务内存实现方法

[发明专利]具备缓存窗口的多核体系架构及其实现方法-CN200910096960.1无效
发明人：陈天洲;王春昊;曹满;章铁飞;马建良;乔福明;项凌翔;缪良华;蒋冠军;陈度 -专利权人：浙江大学
申请日： 2009-03-26 - 公布日： 2009-08-19 - 主分类号： G06F15/167 文献下载
摘要：本发明涉及片上多处理器体系结构技术领域，旨在提供一种具备缓存窗口的多核体系架构及其实现方法。该多核体系架构，包括至少两个并行的片上处理核，每个片上处理核各自拥有自己独立的一级缓存，并与其它的片上处理核一起共有一个共享的一级缓存，即缓存窗口；所述缓存窗口和独立的一级缓存分别与二级缓存连接。本发明大大了提高了数据通信的效率，降低了通信的代价；提高了利用率，同时也降低了缓存的失配率；在很大程度上简化了一级缓存上的数据一致性协议。
具备缓存窗口多核体系架构及其实现方法

[发明专利]通用操作系统对CPU二级缓存访问的控制方法-CN200910096956.5无效
发明人：陈天洲;曹满;马建良;章铁飞;项凌翔;乔福明;黄江伟;王春昊;缪良华;陈剑 -专利权人：浙江大学
申请日： 2009-03-26 - 公布日： 2009-08-19 - 主分类号： G06F12/08 文献下载
摘要：本发明涉及计算机通用操作系统内存管理技术领域，旨在提供一种通用操作系统对CPU二级缓存访问的控制方法。该方法包括以下步骤：在操作系统中以内存页着色的软件实现方法划分物理索引的缓存、利用缓存区域的结构来控制处理器二级缓存的使用情况、标记为缓存区域、提供系统调用。本发明通过改进操作系统内核对内存缺页中断和二级缓存的管理机制，添加系统调用，使得操作系统可以控制二级缓存的访问。程序员在编写对内存频繁访问的应用程序时，可以通过系统调用对规律性频繁访问且体积庞大的数据结构进行针对缓存的优化，从而减少二级缓存访问缺失率，显著提高程序性能。具有性能提升、可拓展性和便捷性等优点。
通用操作系统 cpu 二级缓存访问控制方法

[发明专利]使用动态编译器控制程序运行时处理器频率的方法-CN200910096961.6无效
发明人：陈天洲;项凌翔;马建良;曹满;章铁飞;乔福明;王春昊;陈剑;缪良华;蒋冠军 -专利权人：浙江大学
申请日： 2009-03-26 - 公布日： 2009-08-19 - 主分类号： G06F1/32 文献下载
摘要：本发明涉及基于系统软件节能技术领域，旨在提供一种使用动态编译器控制程序运行时处理器频率的方法。该方法包括以下步骤：插入分析代码、动态确定程序运行时的程序热点、采集程序热点的性能、根据程序热点的性能调整处理器频率。本发明通过在程序运行时，动态分析程序的性能，并利用处理器的频率调节功能将程序理论处理器最节能频率映射到实际可调节电压，以达到节能的目的，同时保证系统的性能要求。本发明具有透明性、稳定性和实用性等特点。
使用动态编译器控制程序运行处理器频率方法

[发明专利]基于调用图的可重配置器件上的程序映射方法-CN200910096746.6无效
发明人：陈天洲;王超;蒋冠军;缪良华;陈剑 -专利权人：浙江大学
申请日： 2009-03-16 - 公布日： 2009-08-12 - 主分类号： G06F9/45 文献下载
摘要：本发明公开了一种基于调用图的可重配置器件上的程序映射方法。结合可重配置器件联网系统的特点，将程序调用图上的各个函数映射到可重配置器件中，并将函数的调用转变为对可重配置器件模块的调用，以实现对应用程序的映射。本发明根据通信量信息对应用程序映射进行优化，有利于减少应用程序在各个可重配置器件之间的通信量，提高应用程序的运行效率；采取了高效的映射位置计算方式，提高映射的速度；可以对各种不同类型的应用程序进行映射，经过反复试验证明有很好的实用性。
基于调用配置器件程序映射方法

[发明专利]一种片上网络数据包编码优化的实现方法-CN200910095349.7无效
发明人：陈天洲;章铁飞;曹满;项凌翔;马建良;王春昊;缪良华;蒋冠军;胡威;黄江伟 -专利权人：浙江大学
申请日： 2009-01-08 - 公布日： 2009-07-22 - 主分类号： H04L12/56 文献下载
摘要：本发明涉及片上多处理器核间通信技术领域，旨在提供一种片上网络数据包编码优化的实现方法，用于解决片上网络通信。该方法包括：基于数据通信局部性的网络划分、针对逻辑分块网络的地址编码、路由器对优化地址编码的支持等步骤。本发明通过以上基于通信局部性的网络分块模型，针对网络分块的数据包地址编码和路由器对优化地址编码的支持等步骤就可以实现数据片的优化编码，从而减小网络中的数据通信量。本发明最大的特色在于提出了一种片上网络数据包地址编址优化的设计方法，精简数据片长度，减少网络数据通信量，并且未增加硬件复杂度。
一种网络数据包编码优化实现方法

[发明专利]具备自适应路由能力的片上网络路由器及其实现方法-CN200910095348.2无效
发明人：陈天洲;章铁飞;项凌翔;缪良华;王春昊;曹满;马建良;黄江伟;乔福明;陈度 -专利权人：浙江大学
申请日： 2009-01-08 - 公布日： 2009-07-22 - 主分类号： H04L12/56 文献下载
摘要：本发明涉及片上多处理器核间通信技术领域，旨在提供一种具备自适应路由能力的片上网络路由器及其实现方法，用于构建片上网络通信系统。该片上网络路由器，包括依次连接的输入流控制器、输入缓存器、路由仲裁器、输出控制器和输出流控制器；所述输入缓存器包括依次数据寄存器组和一个数据选择器，数据包指针与数据选择器相连。本发明通过采用改进的XY路由器，使得路由过程具备一定的自适应性，可以根据数据端口拥塞度，动态选择合适的数据端口，减少数据包的阻塞，提高网络的传输速度和吞吐量。采用模块化的设计方法，可以降低设计的复杂性，提高模块功能验证的效率。模块之间的接口设计，简化了模块设计，便于模块之间可以高效交互。
具备自适应路由能力网络路由器及其实现方法

1
2
下一页»
尾页
共 22 条