[发明专利]一种无cache一致性协议的分布式共享片上存储架构有效
| 申请号： | 201510457104.X | 申请日： | 2015-07-30 |
| 公开（公告）号： | CN105183662B | 公开（公告）日： | 2017-12-29 |
| 发明（设计）人： | 荆明娥;周力君;田书东;谢志成;尹颖颖;王洁琳;杨建伟 | 申请（专利权）人： | 复旦大学 |
| 主分类号： | G06F12/0815 | 分类号： | G06F12/0815 |
| 代理公司： | 上海正旦专利代理有限公司31200 | 代理人： | 陆飞,盛志范 |
| 地址： | 200433 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明属于处理器技术领域，具体为一种无cache一致性协议的分布式共享片上存储架构。本发明基于簇状结构，将cache只映射本地的主存空间，处理器通过访问其它核的cache来完成对簇内其它共享主存块的读写，这样，由于不同核cache之间不再映射重叠的主存地址空间，因而取消了所谓多核处理器的cache一致性问题；本地核L1存储器一分为二非缓存的存储器+cache，降低cache缺失率，避免了相应的复杂逻辑电路以及功耗开销。而且支持直接存储访问操作在流应用中支持DMA直接对主存进行簇间大块数据搬移，适用于规模的拓展性。 | ||
| 搜索关键词： | 一种 cache 一致性 协议 分布式 共享 存储 架构 | ||
【主权项】：
一种无cache一致性协议的分布式共享片上存储架构，其特征在于基于簇状结构，cache仅映射本地主存块，同时可被其它核共享访存；本地核L1存储器一分为二：非缓存的数据块和本地共享cache ，两者都是簇内其他处理器通过访存便可读取，其中，非缓存的数据块用于保存软件程序编译产生的静态初始化数据，和程序运行过程中栈空间的动态数据，以及多核之间需要快速共享的数据；对于包含N个处理器的簇，N个主存块#0，#1，#2，…#N分别分布在N个处理器#0，#1，#2，…#N的私有区域，由此形成一个分布式存储架构。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于复旦大学，未经复旦大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510457104.X/，转载请声明来源钻瓜专利网。
- 上一篇：一种数据刷写方法及装置
- 下一篇：一种WEB界面的测试系统及方法
- 同类专利
- 用于与主机相链接的设备的全球可存储存储器-201910270957.0
- I·阿加瓦尔;R·M·桑卡兰;S·R·范多伦 - 英特尔公司
- 2019-04-04 - 2019-11-12 - G06F12/0815
- 系统、方法和设备可以包括包含了用于支持多通路链路的硬件的端口，其中多通路链路包括在第一方向上配置的第一组成束通路和在第二方向上配置的第二组成束通路，第二方向与第一方向相反，第一组成束通路包括与第二组成束通路相同数量的通路。至少部分地以硬件实现的输入/输出(I/O)桥接逻辑可以跨多通路链路接收在符合I/O协议的端口上接收的高速缓存无效请求。至少部分地以硬件实现的存储器控制器逻辑可以基于按照I/O协议接收高速缓存无效请求而使高速缓存行无效。存储器控制器可以跨多通路链路在符合设备附连存储器存取协议的端口上发送存储器无效响应消息。
- 一种基于MESI的缓存方法、装置和处理器-201610979384.5
- 贾瑞兴 - 郑州云海信息技术有限公司
- 2016-11-08 - 2019-09-24 - G06F12/0815
- 本发明所提供的一种基于MESI的缓存方法，包括本地读操作后在缓存段添加过期风险标识；在所述缓存段进行下一操作后，对存在所述过期风险标识的改变的缓存段进行本地重读，删除所述过期风险标识；本发明通过本地读操作后在缓存段添加过期风险标识，标记了存在过期风险的数据，再通过所述缓存段进行下一操作后，对存在所述过期风险标识的改变的缓存段进行本地重读，删除所述过期风险标识，可以根据本地重读的数据更新原来本地读的数据，消除数据过期的风险，从而提高系统的稳定性和用户体验。此外，本发明还提供了一种基于MESI的缓存装置和处理器，同样具有上述有益效果。
- 异构计算系统及其操作方法-201910053535.8
- 张玹准 - 三星电子株式会社
- 2019-01-21 - 2019-08-02 - G06F12/0815
- 异构计算系统包括异构的第一处理器和第二处理器。第二处理器被配置为按次序执行从第一处理器卸载的多个内核。一致性控制器被配置为在所述多个内核被执行之前，基于包括在所述多个内核中的每一个中的指令的属性将所述多个内核中的每一个分类至第一组和第二组中的一组，并且还被配置为基于在所述多个内核中的一个内核的执行的过程中第一处理器与第二处理器之间产生的交互将所述多个内核中的所述一个内核从第二组重新分类至第一组。
- 同步计算环境中对状态指示符的更新-201580028949.5
- M.K.格施温德 - 国际商业机器公司
- 2015-05-21 - 2019-06-04 - G06F12/0815
- 通过强制缓存项中的更新以使在存储器中可见(即，存储器中页表项中)同步对页表的更新的同步能力。使用同步指令，这确保：指令已经完成之后，使对出现在同步指令之前的缓存项的那个更新在存储器中可见。可以使用同步帮助存储器管理操作，如用于改变大部分存储器为只读的批量操作、管理存储器页的自由列表的操作和/或与终结进程相关联的操作。
- 指示事务状态的一致性协议增强的方法和系统-201580013621.6
- E·M·施瓦茨;F·Y·布萨巴;M·K·克施温德;T·什莱格尔;V·萨拉普拉;C·雅各比;H·W·凯恩三世 - 国际商业机器公司
- 2015-03-11 - 2019-02-22 - G06F12/0815
- 各实施例涉及实施一致性协议。一个方面包括将将针对数据的请求发送至远程处理器及由处理器自所述远程处理器接收响应。所述响应具有所述远程处理器上的远程事务的事务状态。所述处理器将所述远程处理器上的所述远程事务的所述事务状态添加至本地事务干扰追踪表中。
- 一种报文处理的方法及装置-201710475363.4
- 刘怀霖 - 深圳市中兴微电子技术有限公司
- 2017-06-21 - 2018-12-28 - G06F12/0815
- 本文公布了一种报文处理的方法及装置，包括：加速器向一致性系统互联总线单元发送一致性写请求；所述一致性系统互联总线单元确认所述一致性写请求的相应数据是否在所述CPU的缓存，所述一致性写请求的相应数据在所述CPU的缓存时执行一致性处理；在完成所述一致性处理后，所述CPU从内存读取相应数据。本申请能够节省CPU维护cache一致性的开销，有效提高报文处理的速度。
- 一种相干光通信免数据重组高速串并转换缓冲存储器-201710207150.3
- 冯亮 - 上海北京大学微电子研究院
- 2017-03-31 - 2018-10-16 - G06F12/0815
- 本发明公开了一种相干光通信免数据重组高速串并转换缓冲存储器包括：连接M通道、L比特时间交织数据转换器、N深度数据直接采集发射子存储器、与每个所述采集发射子存储器连接的串并转换数据整理子存储器、所述采集发射子存储器与所述数据整理子存储器相间组成所述高速串并转换缓冲存储器，使高速数据转换器与数字信号处理器端数据的读出写入可以同时进行，采用不限于P层时间交织架构每层Q级流水的数字信号处理器加快数据吞吐处理。解决了超高速相干光通信中极高的数据转换器采样率和低速数字信号处理模块无法满足系统实时处理需求的问题。
- 将经修改的高速缓存数据写入后备存储器同时保留写权限的方法及装置-201380062539.3
- R·拉吉瓦尔;R·查普尔;张忠英;J·贝赛特 - 英特尔公司
- 2013-06-20 - 2018-09-11 - G06F12/0815
- 描述了一种方法，该方法包括响应于来自处理单元的被指引到高速缓存的标识高速缓存行的请求为事务性操作执行以下内容。读取该高速缓存行，并且如果该高速缓存行处于经修改高速缓存一致性协议状态下，将该高速缓存行转发到将致使将该高速缓存行写入更深的存储设备的电路，以及将该高速缓存行的可由该处理单元用于该事务性操作的另一个实例改变到专用高速缓存一致性状态。
- 乱序加载的基于锁的和基于同步的方法-201810036825.7
- M·阿布达拉 - 英特尔公司
- 2013-06-12 - 2018-07-31 - G06F12/0815
- 本申请公开了乱序加载的基于锁的和基于同步的方法。在一个实施例中，提供一种用于在使用共享存储器资源的存储器一致性模型中执行乱序加载的、在处理器中的、基于锁的方法，所述方法包括：定义能够由多个异步核访问的存储器资源；以及由访问掩码跟踪高速缓存线的哪些字由加载访问，其中，所述高速缓存线包括所述存储器资源，其中所述访问掩码内的掩码位在所述加载访问所述高速缓存线的字时被设置，并且其中，所述掩码位阻止由来自所述多个异步核的其他加载对所述高速缓存线的所述字的访问。
- 群集级数据一致性模型和协议-201410705574.9
- D·达斯莎玛;M·J·库马;B·T·弗莱舍 - 英特尔公司
- 2014-11-27 - 2018-07-17 - G06F12/0815
- 本文描述一种提供数据一致性的装置。该装置包括全局持续存储器。使用包括输入/输出(I/O)语义和存储器语义的协议访问该全局持续存储器。该装置也包括反射存储器区。该反射存储器区是全局持续存储器的一部分，多个节点中的每个节点将该反射存储器区映射到不可高速缓存的空间中。进一步说，该装置包括信号量存储器。该信号量存储器为所实施的数据一致性提供硬件辅助。
- 使用一致性域表的一致性管理-201380039971.0
- 林奕林;贺成洪;史洪波;张纳新 - 华为技术有限公司
- 2013-07-30 - 2018-03-13 - G06F12/0815
- 一种计算机程序产品，包括存储在非瞬时介质上的计算机可执行指令，其特征在于，当处理器执行所述指令时，处理器执行如下操作将第一、第二、第三和第四一致性域地址分配给缓存数据，其中所述第一和第二地址为第一一致性域提供所述边界，所述第三和第四地址为第二一致性域提供所述边界；在所述第一资源执行第一任务前将所述第一一致性域告知给第一资源；以及在所述第二资源执行第二任务前将所述第二一致性域告知给第二资源。
- 缓存一致性相同地址读请求执行方法及执行主存控制端-201711045496.4
- 刘刚 - 郑州云海信息技术有限公司
- 2017-10-31 - 2018-02-23 - G06F12/0815
- 本发明公开一种缓存一致性相同地址读请求执行方法及执行主存控制端，包括主存控制端接收某CPU发送来的某地址的第一读请求；主存控制端为第一读请求建立第一读请求表项，第一读请求表项中包含第一排队序列域；当处理所述第一读请求表项时，若主存控制端判断接收的其他CPU发送来的待处理读请求的地址是否与第一读请求的地址相同，则将待处理读请求的读请求信息写入第一读请求表项中的第一排队序列域；当主存控制端接收到第一读请求完成报文时，若主存控制端判断第一读请求表项中的第一排队序列域非空，则执行第一排队序列域中的读请求。本发明避免地址比较的逻辑复杂度，有效提高了读请求的执行效率。
- 用于预测性的文件缓存和同步的技术-201680030302.0
- H·李;S·S·沙纳尔;R·J·奥布里;J·布雷厄姆;P·班纳吉 - 英特尔公司
- 2016-05-25 - 2018-02-06 - G06F12/0815
- 用于预测缓存的技术包括计算设备，用于接收由计算设备的一个或多个传感器生成的传感器数据，并且基于传感器数据确定计算设备的设备上下文。基于设备上下文，计算设备确定与计算设备的用户最近访问的另一文件具有相似的特性的要缓存的文件。计算设备包括具有第一分区和第二分区的文件缓存器，第一分区用于存储被识别为与用户最近访问的文件具有相似的特性的文件，第二分区用于存储基于用户访问模式而识别的文件。计算设备将所确定的文件存储到第一分区。
- 一种无cache一致性协议的分布式共享片上存储架构-201510457104.X
- 荆明娥;周力君;田书东;谢志成;尹颖颖;王洁琳;杨建伟 - 复旦大学
- 2015-07-30 - 2017-12-29 - G06F12/0815
- 本发明属于处理器技术领域，具体为一种无cache一致性协议的分布式共享片上存储架构。本发明基于簇状结构，将cache只映射本地的主存空间，处理器通过访问其它核的cache来完成对簇内其它共享主存块的读写，这样，由于不同核cache之间不再映射重叠的主存地址空间，因而取消了所谓多核处理器的cache一致性问题；本地核L1存储器一分为二非缓存的存储器+cache，降低cache缺失率，避免了相应的复杂逻辑电路以及功耗开销。而且支持直接存储访问操作在流应用中支持DMA直接对主存进行簇间大块数据搬移，适用于规模的拓展性。
- 具有高速缓存相干性的集成电路-201280059802.9
- 劳伦特·勒内·默尔;让-雅克·勒克莱 - 高通科技公司
- 2012-10-25 - 2017-07-14 - G06F12/0815
- 本发明提供一种经改善的高速缓存相干性控制器、操作方法和此操作系统。从相干代理到共享目标的业务可在不同信道上流动通过所述相干性控制器。这种情况改善了性能敏感型代理的服务质量。此外，在来自相干性控制的单独网络上执行数据传送。这种情况最小化了数据移动的距离，从而减少了芯片上导线物理布线的拥塞，并减少了数据传送的功率消耗。
- 元比特在系统存储器内的高效存储-201280060309.9
- J·S·多德森;B·L·古德曼;S·J·纳特科;K·L·赖特 - 国际商业机器公司
- 2012-11-16 - 2016-10-19 - G06F12/0815
- 提供用于在系统存储器内高效存储元比特的机制。机制组合L/G比特和SUE比特以形成元比特。机制然后确定高速缓存线在第一数据周期上的本地/全局状态。机制向请求高速缓存转发数据，并且请求高速缓存可以基于高速缓存线的本地/全局状态全局重发请求。机制然后确定高速缓存线在第二或者后续数据周期上的特殊不可纠正错误状态。无论是否全局重发请求，机制都执行错误处理。
- 专利分类
