“demos ”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果11个，建议您升级VIP下载更多相关专利

[发明专利]用于电气过载保护的漏极扩展金属氧化物半导体双极开关-CN201810065938.X有效
发明人：罗思锐;J·A·塞尔瑟多 -专利权人：美国亚德诺半导体公司
申请日： 2018-01-24 - 公布日： 2023-09-29 - 主分类号： H01L27/02 文献下载
摘要：提供用于电气过载保护的高电压漏极扩展金属氧化物半导体(DEMOS)双极开关。在本文的某些构造中，电气过载开关的实施方案提供电气过载保护，例如静电放电/电气过载(ESD/EOS)保护，包括DEMOS装置和嵌入的双极装置。开关的实施是为了达到DEMOS与双极装置组合导通的优点。例如，DEMOS装置在栅极区域提供表面导电，用于相对较快的开关器件导通和低电压过冲，而双极性装置在应力条件下提供高电流传导，并具有高保持电压特性，以防止在关键任务集成电路中的闩锁。
用于电气过载保护扩展金属氧化物半导体开关

[发明专利]半导体器件及其制作方法-CN202010516053.4有效
发明人：韩广涛 -专利权人：杰华特微电子股份有限公司
申请日： 2020-06-09 - 公布日： 2023-06-23 - 主分类号： H01L27/07 文献下载
摘要：，在深阱区上表面采用两块光刻版制作出具有两类导电类型的第一阱区、第二阱区、第三阱区和第四阱区，在深阱区中制作有连接第一阱区和第三阱区并包围第二阱区的埋层，第一阱区和第四阱区及其中的掺杂区构成源漏，形成DEMOS器件，第一阱区、埋层、第三阱区为第二导电类型掺杂，与被其分隔的第一导电类型掺杂的第二阱区和深阱区构成寄生JFET器件，寄生JFET器件可提升DEMOS器件的耐压，实现DEMOS器件的更高耐压的扩展，其中，制作第一阱区至第四阱区的步骤仅采用两块光刻版，与传统BCD工艺相比无额外光刻版的使用，在不增加成本的情况下实现DEMOS器件的更高耐压的扩展。
半导体器件及其制作方法

[发明专利]具有分离沟道的漏极延伸的MOS晶体管-CN201580003146.4有效
发明人：范卡特拉曼·普拉哈卡;伊葛·葛兹尼索夫 -专利权人：经度快闪存储解决方案有限责任公司
申请日： 2015-01-07 - 公布日： 2020-03-13 - 主分类号： H01L23/62 文献下载
摘要：提供了一种包括漏极延伸的金属氧化物半导体(DEMOS)和低压金属氧化物半导体(LV_MOS)器件二者的电路及其制作方法。在一个实施例中，DEMOS器件包括第一沟道、栅极、第二沟道和漏极延伸部，其中第二沟道被分成第一部分和第二部分，并且其中第二沟道的第一部分在栅极下面终止，并且远离漏极延伸部被隔开。其他实施例也被描述。
具有分离沟道延伸 mos 晶体管

[发明专利]具有折叠通道及折叠漂移区的MOS晶体管及形成MOS晶体管的方法-CN202110848378.7在审
发明人： S·D·海尼;A·萨多夫尼科夫 -专利权人：德州仪器公司
申请日： 2021-07-27 - 公布日： 2022-02-18 - 主分类号： H01L29/78 文献下载
摘要：半导体装置(100)包含折叠漏极扩展金属氧化物半导体DEMOS晶体管(106)。所述半导体装置(100)具有包含带有波纹顶表面(116)的半导体材料(104)的衬底(102)。所述折叠DEMOS晶体管(106)包含所述半导体材料(104)中的主体(108)、所述主体(108)之上的栅极电介质层(128)上的栅极(130)、接触所述主体(108)的漂移区(112)及场板电介质层公开形成所述折叠DEMOS晶体管(106)的方法。
具有折叠通道漂移 mos 晶体管形成方法

[发明专利]DEMOS器件及制造方法-CN201310608507.0在审
发明人：郭振强;陈瑜;邢超 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2013-11-25 - 公布日： 2015-05-27 - 主分类号： H01L29/06 文献下载
摘要：本发明公开了一种DEMOS器件，在漏区和所述衬底引出区之间设置有一个浅沟槽场氧，浅沟槽场氧横向跨越了漂移区和衬底引出阱区的接触面；在浅沟槽场氧底部设置和浅沟槽场氧底部相隔一段距离的悬浮漂移区，悬浮漂移区能够增加对漂移区和衬底引起阱区之间的本发明还公开了一种DEMOS器件的制造方法。
demos 器件制造方法

[发明专利]n沟道DEMOS器件-CN201710263933.3有效
发明人： C·特塞;I·可汗;S·唐 -专利权人：德克萨斯仪器股份有限公司
申请日： 2017-04-21 - 公布日： 2023-09-08 - 主分类号： H01L21/8234 文献下载
摘要：一种n沟道DEMOS器件包括在掺杂表面层(115)内形成的限定长度方向和宽度方向的p阱指形件(1201)。
沟道 demos 器件

[发明专利]P沟道DEMOS装置-CN201710266873.0有效
发明人：蔡金宇;伊姆兰·汗;吴小菊 -专利权人：德州仪器公司
申请日： 2017-04-21 - 公布日： 2023-10-20 - 主分类号： H01L21/77 文献下载
摘要：本发明提供一种p沟道漏极延伸金属氧化物半导体DEPMOS装置(100)，其包含经掺杂表面层(115)、在所述经掺杂表面层内界定n阱长度及宽度方向的至少一个n阱指形件(1201)。第一p阱(125a)位于所述n阱指形件的一侧上、包含p+源极(126)，且第二p阱(125b)位于所述n阱指形件的相对侧上、包含p+漏极(136)。栅极堆叠界定所述n阱指形件的在所述源极(126)与漏极(136)之间的沟道区域(120a)。场电介质层(111)位于所述经掺杂表面层的一部分上，所述部分界定有源区边界、包含第一有源区(140)，所述第一有源区(140)具有包含沿着所述宽度方向的第一有源区边界(WD边界)(140a1)的第一有源区边界(140a)。所述n阱指形件包含位于所述WD边界(140a1)的一部分上方的掺杂降低指形件边缘区域(160)。
沟道 demos 装置

[发明专利]适用于DCM和CCM的双模式同步整流控制电路-CN201710564643.2有效
发明人：明鑫;张文林;鲁信秋;张宣;王卓;张波 -专利权人：电子科技大学
申请日： 2017-07-12 - 公布日： 2019-04-12 - 主分类号： H02M7/217 文献下载
摘要：其中，第二负电平检测器实现了极小的死区时间控制；关断时间屏蔽模块防止同步整流管M2的误开启，开启时间屏蔽模块防止同步整流管M2的误关断；第一采样端采用高压器件LDMOS和DEMOS的漏极来承受高压，避免了用齐纳管对同步整流管
适用于 dcm ccm 双模同步整流控制电路

[发明专利]提高HVMOS器件性能的方法-CN200780015965.6有效
发明人： V·埃瓦诺;J·C·米特罗斯 -专利权人：德克萨斯仪器股份有限公司
申请日： 2007-03-12 - 公布日： 2009-06-17 - 主分类号： H01L21/336 文献下载
摘要：公开的方法可制造具有变化的沟道长度和基本相似的阈值电压的漏极扩展金属氧化物半导体(DEMOS)器件。为第一和第二器件选择阈值电压。形成第一和第二阱区域(204)。
提高 hvmos 器件性能方法

[发明专利]瞬态不敏感电平移位器-CN201880074084.X在审
发明人： R·S·艾斯阿德;A·W·佩雷拉 -专利权人：德州仪器公司
申请日： 2018-12-12 - 公布日： 2020-06-30 - 主分类号： H03K19/0175 文献下载
摘要：所述隔离电路(530)输出所述第一设置信号(583)及所述第一复位信号(581)，且包含少于两对漏极扩展金属氧化物半导体DEMOS晶体管。
瞬态敏感电平移位

[发明专利]半导体器件-CN201710768093.6有效
发明人：苏庆 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2017-08-31 - 公布日： 2020-02-07 - 主分类号： H01L27/02 文献下载
摘要：本发明公开了一种半导体器件，半导体器件为LDMOS，DDDMOS和DEMOS中的一种，各单元结构包括：源端结构，漏端结构，平面栅结构；在俯视面上各单元结构排列成多指状阵列结构，两个相邻的单元结构的源端结构共用
半导体器件

1
共 11 条