专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果1610346个,建议您升级VIP下载更多相关专利
  • [实用新型]光照方位检测电路-CN201020700916.5无效
  • 杨兴明;章清文;游龙刚 - 合肥工业大学
  • 2010-12-29 - 2011-11-23 - G01C1/00
  • 本实用新型公开了一种光照方位检测电路,包括惠斯通电桥、两个迟滞比较器以及一个异或逻辑电路。迟滞比较器的输出端分别输出TTL电平到异或逻辑电路,异或逻辑电路通过输出端输出TTL逻辑电平用来指示的光源位置相对光敏电阻之间关系。本实用新型不会出现当光敏电阻两侧光照强度相差很小时,异或逻辑电路输出端输出电平不稳定的情况。
  • 光照方位检测电路
  • [发明专利]用于源极驱动器的过驱动电路及其方法-CN200710104908.7有效
  • 陈明勇;李耀辉 - 奇景光电股份有限公司
  • 2007-05-17 - 2008-01-02 - G09G3/36
  • 本发明提出一种用于源极驱动器的过驱动电路,以过驱动液晶显示(LCD)模块。该过驱动电路包含第一临界检测逻辑电路单元,第二临界检测逻辑电路单元,以及选择逻辑电路单元。该第一临界检测逻辑电路单元接收来自过驱动脉冲控制器的灰度级数据,将该灰度级数据与第一预定灰度级数据值进行比较,并且输出第一控制信号。该第二临界检测逻辑电路单元接收该灰度级数据,将该灰度级数据与第二和第三预定灰度级数据值进行比较,并且输出第二控制信号。该选择逻辑电路单元接收该灰度级数据,接收多个灰度级补偿数据,并且根据该第一、第二和第三控制信号,输出所接收的数据。
  • 用于驱动器驱动电路及其方法
  • [发明专利]可编程逻辑器件分组方法和装置-CN202011513510.0有效
  • 李伟;张吉锋;林铠鹏;邵中尉 - 上海国微思尔芯技术股份有限公司
  • 2020-12-21 - 2021-03-05 - G06F30/367
  • 本发明提供了一种可编程逻辑器件分组方法和装置,属于集成电路芯片设计领域,具体包括获取可编程逻辑器件之间的物理电路连接关系以及逻辑电路图;对逻辑电路图中的逻辑电路实例进行聚类得到多个子集合;将所有子集合根据物理电路连接关系分配到可编程逻辑器件上;对分配给可编程逻辑器件的子集合进行优化调整,得到理论集合分配方案以及违规连接列表;针对违规连接列表中的各逻辑电路实例构建多级跳点路径;根据多级跳点路径对逻辑电路连接关系进行修改,输出与物理电路连接关系对应的实际设计文件通过本申请的处理方案,分割互联最小、速度更快,处理数据规模更大的可编程逻辑器件分组结果,从而提高了芯片处理效率。
  • 可编程逻辑器件分组方法装置
  • [发明专利]一种改善Asynchronous FIFO支持非2的幂次深度方法-CN202010950156.1在审
  • 洪郁文;秦良 - 昇显微电子(苏州)有限公司
  • 2020-09-11 - 2020-12-15 - G06F30/327
  • 本发明公开了一种改善Asynchronous FIFO支持非2的幂次深度算法,包括计算位移数据,新增写满二进制及格雷码逻辑电路和读空二进制及格雷码逻辑电路,写满的二进制逻辑电路加上位移数据后转换成格雷码逻辑电路,写满判断和读空判断都使用新增的逻辑电路,其优点在于在写满的二进制逻辑要先在转换成格雷码逻辑前加上位移数据,因此要先了解当前电路所需求的资料最大笔数是多少,推导出数值后,加到写满的二进制逻辑再转换成格雷码逻辑,来满足格雷码条件以及写满的逻辑判断,使用资料笔数存取弹性和节省面积资源都大幅改善。
  • 一种改善asynchronousfifo支持深度方法
  • [实用新型]时钟电路及收发器-CN202120777988.8有效
  • 谢冉 - 杭州雄迈集成电路技术股份有限公司
  • 2021-04-15 - 2021-11-05 - H03K3/013
  • 本实用新型公开一种时钟电路及收发器,其中时钟电路包括:延时电路,具有至少一对镜像对称的输出节点,各输出节点所输出的时钟信号相交叠;至少一个逻辑电路,所述逻辑电路与任意一对镜像对称的输出节点相连,各逻辑电路所输出的时钟信号互不交叠;时钟选择电路,所述时钟选择电路分别与延时电路逻辑电路相连,用于输出各输出节点所输出的时钟信号,或,各逻辑电路所输出的时钟信号。本实用新型提供了一种能够根据输出相交叠或互不交叠的时钟信号的时钟电路,以便于根据实际需要选择不同的驱动方式,提高时钟电路所在电路的可选择性和灵活性。
  • 时钟电路收发

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top