“林铠鹏”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果58个，建议您升级VIP下载更多相关专利

[发明专利]一种基于超图的集成电路的多级聚类方法-CN202011080027.8有效
发明人： 林铠鹏;汤正光 -专利权人：上海思尔芯技术股份有限公司
申请日： 2020-10-10 - 公布日： 2023-07-04 - 主分类号： G06F30/331 文献下载
摘要：本发明公开了一种基于超图的集成电路的多级聚类方法，包括步骤1、获取第一超图；步骤2、基于预设方式，根据第一预设顺序对每个所述第一节点进行处理以得到第一聚类结果；步骤3、对所述第一聚类结果进行去重处理得到第二聚类结果；步骤4、对所述第二聚类结果进行聚类处理得到第二超图；步骤5、对步骤4得到的所述第二超图循环执行步骤2和步骤4，直至步骤4所得到的所述第二超图的节点数量与所述第一超图中的节点数量的比值满足第一预设阈值，以得到第三超图；步骤6、基于最大连接度聚类方法，根据所述第三超图得到最终的聚类结果。本发明的聚类方法能够实现更高质量的聚类结果，可以提高聚类速度以及实现超图更加粗粒化的过程。
一种基于超图集成电路多级方法

[发明专利]外部设备访问计算机内存的方法-CN201911109177.4有效
发明人： 林铠鹏 -专利权人：深圳国微芯科技有限公司
申请日： 2019-11-13 - 公布日： 2023-06-09 - 主分类号： G06F9/50 文献下载
摘要：本发明公开了一种外部设备访问计算机内存的方法，包括步骤：所述外部设备向计算机申请一定大小的内存空间，并接收所述计算机反馈的多个内存块；所述外部设备通过顺序存储结构或链式存储结构建立外部设备和计算机的内存映射关系；当所述外部设备发起读写操作，根据所述外部设备和计算机的内存映射关系找到计算机中对应的偏移地址，生成读写操作猝发指令，在计算机的内存上实现读写操作。本发明可以实现快速地连续地访问计算机内存的多个不连续内存区域，提升计算机操作系统和外部设备访问内存的速度。
外部设备访问计算机内存方法

[发明专利]功耗仿真评估方法及装置-CN202010984953.1有效
发明人： 林铠鹏;陈正国 -专利权人：上海思尔芯技术股份有限公司
申请日： 2020-09-18 - 公布日： 2023-03-31 - 主分类号： G06F30/20 文献下载
摘要：本发明提供了一种功耗仿真评估方法及装置，属于数据处理领域，具体包括对记录信号变化的仿真数据文件中进行分割，得到第一分割文本；从所述第一分割文本中提取出时间节点信息，统计所述第一分割文本的平均功耗；基于所述平均功耗评估所述仿真数据文件的功耗仿真数值。通过本公开的处理方案，可以快速评估动态的功耗变化值。
功耗仿真评估方法装置

[发明专利]一种逻辑资源评估方法-CN202011119075.3有效
发明人： 林铠鹏;祁仲冬;李伟 -专利权人：上海思尔芯技术股份有限公司
申请日： 2020-10-19 - 公布日： 2023-03-07 - 主分类号： G06F30/398 文献下载
摘要：本发明公开了一种逻辑资源评估方法，包括：获取待估计相关特征列表；将所述待估计相关特征列表输入至FPGA资源模型得到FPGA资源使用量估计值，其中，所述FPGA资源模型是基于待训练模型，利用训练数据列表训练得到，所述训练数据列表为特征训练列表和资源的使用量数据训练列表的集合，所述特征训练列表为RTL描述相关训练特征和设计参数相关训练特征的集合。本方法得到的FPGA资源模型可在设计初期阶段快速得到RTL描述需要的片上资源使用量，增强设计和逻辑综合的可估计性，并减少迭代次数。
一种逻辑资源评估方法

[发明专利]一种支持互连约束的超图划分方法-CN202011078358.8有效
发明人： 林铠鹏;何析逸 -专利权人：上海思尔芯技术股份有限公司
申请日： 2020-10-10 - 公布日： 2023-03-07 - 主分类号： G06F30/331 文献下载
摘要：本发明公开了一种支持互连约束的超图划分方法，该方法包括：步骤1、遍历所有线网；步骤2、在所有线网中查找得到所有非法线网；步骤3、基于第一预设顺序在所有非法线网中选取当前需要处理的非法线网作为第一待处理线网，根据第一待处理线网的节点组中的节点的移动特点确定第一待处理线网一端的节点组的移动方案；步骤4、按照步骤3的方式，直到遍历所有非法线网得到最终的划分方案。本发明在划分阶段考虑互连资源的约束，通过多个节点的移动使线网横跨的划分发生改变，从而使线网移动，消除了非法线网；在移动过程考虑增益的计算，即预先判断移动带来的割代价的增加情况，选择执行增益最大的移动，从而使得割代价的增加较小，保证了性能。
一种支持互连约束超图划分方法

[发明专利]一种布线和TDM比率快速优化方法-CN202210748490.8有效
发明人：游海龙;余立艳;何析逸;林铠鹏 -专利权人：西安电子科技大学
申请日： 2022-06-29 - 公布日： 2022-11-04 - 主分类号： G06F30/347 文献下载
摘要：本发明涉及一种布线和TDM比率快速优化方法，包括：基于M个线网组中引脚的数量，利用第一预设算法或者第二预设算法对FPGA图的所有线网进行布线，得到系统级布线结果，第一预设算法包括DK布线算法和快速MTST算法，第二预设算法包括DK布线算法和基于Dijkstra的布线算法，DK布线算法为基于扩展的Dijkstra和Kruskal的算法，每个线网组包括N条线网；基于系统级布线结果，给每个布线信号分配TDM比率，以使最大线网组的TDM比率最小，得到最终的优化结果，且最终的优化结果满足TDM比率约束。本发明提出的多策略系统级布线方法和TDM比率优化方法能够提高布线和优化效率。
一种布线 tdm 比率快速优化方法

[发明专利]一种时序驱动电路划分方法-CN202210642441.6在审
发明人：游海龙;余立艳;何析逸;林铠鹏 -专利权人：西安电子科技大学
申请日： 2022-06-08 - 公布日： 2022-10-21 - 主分类号： G06F30/331 文献下载
摘要：本发明涉及一种时序驱动电路划分方法，包括：获取第一超图和路径集合；对所述路径集合中的每条路径进行加权处理得到第二超图；对所述第二超图进行多级聚类处理得到第三超图；利用迭代二划分方法对所述第三超图进行划分，经多次迭代后，得到k个划分，在每次迭代划分后，先使用基于节点移动的改善算法优化分割结果的割代价，再进行系统级布局，以得到第四超图；按照聚类的逆过程，将所述节点团散开，且在每一级时对所述第四超图中处于边界的节点进行移动，得到移动到其他所有划分的增益值，以根据所述增益值得到第五超图。本发明在进行电路划分时，能够同时考虑割代价和最大路径延时的影响，划分结果具有较好的时序性能。
一种时序驱动电路划分方法

[发明专利]一种组网检测方法及系统-CN202110072195.0有效
发明人： 林铠鹏;肖慧 -专利权人：上海国微思尔芯技术股份有限公司
申请日： 2021-01-20 - 公布日： 2021-04-09 - 主分类号： G01R31/52 文献下载
摘要：本申请实施例中提供了一种组网检测方法及系统，属于电子设计自动化技术领域，具体包括：上位机为每个系统单板、可编程逻辑阵列以及信号通道分配标识信息，并将标识信息载入对应的控制器；将信号通道统一设置为接收信号模式；检测信号通道是否接收到一数据包；生成一互联数据，上位机根据互联数据处理得到互联信息，生成用于描述组网连接的硬件系统描述语言文件。通过本申请的处理方案，无需人工手动测量和输入，不受开发板安装环境的限制，生成速度快且精度高，并可以对出现故障的线缆进行精确定位。
一种组网检测方法系统

[发明专利]可编程逻辑器件分组方法和装置-CN202011513510.0有效
发明人：李伟;张吉锋;林铠鹏;邵中尉 -专利权人：上海国微思尔芯技术股份有限公司
申请日： 2020-12-21 - 公布日： 2021-03-05 - 主分类号： G06F30/367 文献下载
摘要：本发明提供了一种可编程逻辑器件分组方法和装置，属于集成电路芯片设计领域，具体包括获取可编程逻辑器件之间的物理电路连接关系以及逻辑电路图；对逻辑电路图中的逻辑电路实例进行聚类得到多个子集合；将所有子集合根据物理电路连接关系分配到可编程逻辑器件上；对分配给可编程逻辑器件的子集合进行优化调整，得到理论集合分配方案以及违规连接列表；针对违规连接列表中的各逻辑电路实例构建多级跳点路径；根据多级跳点路径对逻辑电路连接关系进行修改，输出与物理电路连接关系对应的实际设计文件。通过本申请的处理方案，分割互联最小、速度更快，处理数据规模更大的可编程逻辑器件分组结果，从而提高了芯片处理效率。
可编程逻辑器件分组方法装置

[发明专利]一种动态功耗精确分析方法及装置-CN202011523791.8有效
发明人： 林铠鹏;张吉锋 -专利权人：上海国微思尔芯技术股份有限公司
申请日： 2020-12-22 - 公布日： 2021-03-05 - 主分类号： G06F30/33 文献下载
摘要：本申请实施例中提供了一种动态功耗精确分析方法及装置，属于集成电路芯片设计验证技术领域，具体包括：将电路设计加载入包括可编程逻辑阵列的第一硬件仿真器中进行仿真运行，实时读取第一硬件仿真器的外部端口状态数据并存储，对第二硬件仿真器进行配置，逐个时钟读取硬件仿真器的所有第二内部数据，通过累加器将对比结果中信号翻转的个数进行实时累加计数于总翻转次数大于一预设阈值时生成一中断信号；通过本申请的处理方案，实现了对动态功耗值的精确获取与分析，并能准确记录峰值功耗。
一种动态功耗精确分析方法装置

[发明专利]一种基于RTL源码的FPGA切割方法及系统-CN202010917936.6在审
发明人：魏鹏远;周立兵;林铠鹏;黄小立 -专利权人：国微集团（深圳）有限公司
申请日： 2020-09-03 - 公布日： 2020-12-15 - 主分类号： G06F30/34 文献下载
摘要：本发明公开了一种基于RTL源码的FPGA切割方法及系统，所述方法包括：解析用户设计的RTL源码，生成所述RTL源码对应的资源表，并计算所述RTL源码中每个最底层设计模块占用资源权重及最底层设计模块间的连接资源权重；将设置用于容纳所述RTL源码的多个目标FPGA可容纳的资源量及所述多个目标FPGA之间的连接资源数据化，形成目标FPGA矩阵数据结构图；根据所述目标FPGA矩阵数据结构图和所述RTL源码中每个最底层设计模块占用资源权重及最底层设计模块间的连接资源权重对所述RTL源码对应的资源进行切割，将其拆分成多个FPGA资源文件。采用本发明的技术方案，可自动将大规模FPGA设计拆分成到多个小规模FPGA中进行编译运行。
一种基于 rtl 源码 fpga 切割方法系统

[发明专利]一种仿真数据处理方法及系统-CN201911415451.0在审
发明人：王俊杰;林铠鹏;李艳荣;黄国勇 -专利权人：国微集团（深圳）有限公司
申请日： 2019-12-31 - 公布日： 2020-05-08 - 主分类号： G06F30/331 文献下载
摘要：本发明公开了一种仿真数据处理方法及系统，所述方法包括：同步采集所述多个FPGA的仿真波形数据，并对每一次采集周期内采集到的每个FPGA的波形数据添加时间戳；根据所述时间戳将所述多个FPGA的波形数据采用链表的形式进行存储。采用本发明的技术方案，可确保多个FPGA的波形数据不错乱。
一种仿真数据处理方法系统

[发明专利]数字产品的仿真信号查看方法及系统-CN201911244649.7在审
发明人： 林铠鹏;李艳荣;黄小立 -专利权人：国微集团（深圳）有限公司
申请日： 2019-12-06 - 公布日： 2020-04-03 - 主分类号： G06F30/331 文献下载
摘要：本发明公开了一种数字产品的仿真信号查看方法及仿真系统，所述方法包括：对数字产品进行FPGA仿真时，实时读取数字产品的所有外部端口的状态数据并记录，同时，每间隔一段时间读取一次数字产品的全部内部状态数据并记录；仿真完成后，当需要回溯查看数字产品的某个时钟周期的数据时，在记录的仿真数据中，读取此时钟周期前的最后一个时间点存储的数字产品的内部状态数据和所述时间点的外部端口状态数据，并将读取的数据作为FPGA的初始运行状态数据，然后逐个时钟读取数字产品的全部内部状态数据，直到运行到需要查看的时钟周期。采用本发明的技术方案，可以快速的回溯查看任一个时钟周期的全部仿真数据。
数字产品仿真信号查看方法系统

[发明专利]数字产品的仿真信号查看方法及系统-CN201911243067.7在审
发明人： 林铠鹏;李艳荣;王宇成 -专利权人：国微集团(深圳)有限公司
申请日： 2019-12-06 - 公布日： 2020-02-07 - 主分类号： G06F30/327 文献下载
摘要：本发明公开了一种数字产品的仿真信号查看方法及仿真系统，所述方法包括：对数字产品进行FPGA仿真时，实时读取数字产品所有外部端口的状态数据并记录，同时，每间隔一段时间读取一次数字产品全部内部状态数据并记录；仿真完成后，当需要回溯查看数字产品的某个时钟周期的数据时，在记录的仿真数据中，读取此时钟周期前的最后一个时间点存储的数字产品的内部状态数据和所述时间点的外部端口状态数据，并将读取的数据作为FPGA的初始运行状态数据，启动FPGA并运行到需要查看的时钟周期之前的一个时钟周期，然后逐个时钟读取数字产品的全部内部状态数据，直到运行到需要查看的时钟周期。采用本发明的技术方案，可以快速回溯查看任一时钟周期的全部仿真数据。
数字产品时钟周期内部状态数据读取仿真数据外部端口状态数据时间点回溯记录初始运行状态仿真系统仿真信号时间读取时钟读取实时读取存储

[发明专利]数字产品的仿真信号查看方法及系统-CN201911243071.3在审
发明人： 林铠鹏;李艳荣;白耿 -专利权人：国微集团(深圳)有限公司
申请日： 2019-12-06 - 公布日： 2020-02-07 - 主分类号： G06F30/331 文献下载
摘要：本发明公开了一种数字产品的仿真信号查看方法及仿真系统，所述方法包括：对数字产品进行FPGA仿真时，实时读取数字产品的所有外部端口的状态数据并记录，同时，每间隔一段时间读取一次数字产品的全部内部状态数据并记录；仿真完成后，当需要回溯查看数字产品的某个时钟周期的数据时，在记录的仿真数据中，读取此时钟周期前的最后一个时间点存储的数字产品的内部状态数据和所述时间点的外部端口状态数据，将数字产品载入到软件仿真器中，并把所述时间点记录的外部端口状态数据和内部状态数据设置为数字产品的初始状态，启动软件仿真器并运行到需要查看的时钟周期。采用本发明的技术方案，可以快速的回溯查看任一个时钟周期的全部仿真数据。
数字产品内部状态数据时钟周期外部端口状态数据仿真数据时间点回溯记录读取软件仿真器时间点记录仿真系统仿真信号启动软件时间读取实时读取仿真器存储载入

1
2
3
4
下一页»
尾页
共 58 条