“并行数据采集”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果3012023个，建议您升级VIP下载更多相关专利

[发明专利]一种实现多通道模数转换器同步的方法-CN201410571383.8有效
发明人：朱圣棋;全英汇;王金龙;李亚超;崔俊鹏;姚鑫东;徐瑞 -专利权人：西安电子科技大学
申请日： 2014-10-23 - 公布日： 2017-12-22 - 主分类号： H03M1/12 文献下载
摘要：本发明属于雷达射频信号采集技术领域，公开了一种实现多通道模数转换器同步的方法。其包括以下步骤配置多通道模数转换器工作于多通道测试模式；多通道模数转换器生成数据差分对和随路时钟差分对，将每个通道的数据差分对和随路时钟差分对发送至FPGA芯片；FPGA芯片得出对应的单端时钟信号和单端数据信号；对每个通道单端数据信号的每个数据位配置对应的延时值，根据每个通道单端数据信号的每个数据位配置对应的延时值，将每个通道单端数据信号的每个数据位的信号进行延时处理；对延时处理后的每个通道单端数据信号进行串并转换，得到对应的并行数据；根据每个通道并行数据之间的相位关系，将每个通道并行数据进行相位对齐。
一种实现通道转换器同步方法

[发明专利]风力发电机组运行状态的评估方法及装置-CN201810096938.6在审
发明人：刘润林 -专利权人：北京金风科创风电设备有限公司
申请日： 2018-01-31 - 公布日： 2018-07-27 - 主分类号： G06Q10/06 文献下载
摘要：本发明提供了一种风力发电机组运行状态的评估方法及装置，所述方法包括以下步骤：采集风力发电机组样机的运行数据；基于Mapreduce算法对采集的运行数据进行并行数据处理，得到湍流强度和机舱加速度；通过分析不同风速段内的湍流强度与机舱加速度之间的关系本发明基于Mapreduce大数据算法对数据进行分析和处理，减少了数据处理和分析的运算时间，提高数据分析效率。
风力发电机组运行状态运行数据湍流算法样机机舱评估数据处理和分析并行数据处理采集数据分析大数据风速运算分析

[发明专利]一种无人机飞行的防撞装置-CN201710009558.X在审
发明人：李振宇 -专利权人：四川克瑞斯航空科技有限公司
申请日： 2017-01-06 - 公布日： 2017-05-10 - 主分类号： B64D45/00 文献下载
摘要：本发明公开了一种无人机飞行的防撞装置，包括中央处理器，以及中央处理器的信号输入端和输出端，所述输入端包括发射器、编码器、发送模块、摄像头模块和距离传感器，所述发射器通过按键发送指令到指令编码器，所述编码器接收指令并进行编码成串行数据并使用PT8272芯片接收串行数据进行调制，将串行数据转换为并行数据传输至发送模块，所述发送模块接收调并行数据自动转换成射频电信号并发送至中央处理器；所述摄像头模块采集检测范围内的图像信息发送至中央处理器，所述距离传感器模块采集检测范围内的障碍物信息发送至中央处理器
一种无人机飞行装置

[发明专利]适用于JESD204B协议标准的高速并串转换电路-CN202010774991.4有效
发明人：臧剑栋;丁一;刘军;付东兵;王健安;陈光炳;唐枋;殷鹏 -专利权人：中国电子科技集团公司第二十四研究所;重庆吉芯科技有限公司
申请日： 2020-08-05 - 公布日： 2023-08-08 - 主分类号： H03M9/00 文献下载
摘要：本发明公开了一种适用于JESD204B协议标准的高速并串转换电路，包括高速串行复接单元、两个第一复接单元、延时单元和第二复接单元，所述高速串行复接单元用于接收多路输入的并行数据，并通过并串转换将输入的多路并行数据转换为四路串行数据分别输出给两个第一复接单元本发明采用树形结构和串行结构结合的方式，将多比特的并行数据转化为串行数据，最高可将40bits的并行数据转化为1bit的串行数据，速率可高达10Gbps，提高了并行数据的处理能力，并大幅提高了输出串行数据的速率，实现高速数据的并串转换。
适用于 jesd204b 协议标准高速转换电路

[发明专利]键盘扫描方法-CN202310848964.0在审
发明人：请求不公布姓名 -专利权人：上海灵动微电子股份有限公司
申请日： 2023-07-12 - 公布日： 2023-08-08 - 主分类号： H03M11/20 文献下载
摘要：本申请涉及电子设备的输入系统的技术领域，公开了一种使用并转串移位寄存器进行键盘扫描的方法，包括以下步骤：步骤A：将键盘的并行数据输入到至少一个并转串移位寄存器的并行数据输入端口；步骤B：用时钟信号将并行数据从所述并行数据输入端口的高位到并行数据输入端口的低位依次移位
键盘扫描方法

[发明专利]一种多表计数据采集方法、装置、设备及介质-CN202010589331.9在审
发明人：徐法格 -专利权人：浪潮电子信息产业股份有限公司
申请日： 2020-06-24 - 公布日： 2020-10-13 - 主分类号： G08C19/00 文献下载
摘要：本申请公开了一种多表计数据采集方法、装置、设备及计算机可读存储介质，方法包括：预先根据采集表计的类型建立类型接口，并根据采集表计通信的协议类型建立协议接口；接收数据采集命令，调用与目标采集表计对应的目标类型接口和目标协议接口；通过目标类型接口和目标协议接口对目标采集表计进行数据采集。本申请公开的上述技术方案，通过与采集表计对应的类型接口及协议接口的建立和调用而将各采集表计的数据采集区分开来和隔离开来，从而使得各采集表计可以并行进行数据的采集，以提高数据采集效率，并尽量避免采集表计数据采集之间相互产生影响
一种多表计数据采集方法装置设备介质

[发明专利]一种井地联合并行电法测试方法与测试系统-CN201410545914.6有效
发明人：张平松;吴健生;郭立全;赵永辉;吴荣新;胡雄武;周婷 -专利权人：安徽理工大学
申请日： 2014-10-15 - 公布日： 2015-02-18 - 主分类号： G01V3/22 文献下载
摘要：本发明提供一种井地联合并行电法测试方法与测试系统，该井地联合并行电法测试系统包括：井中发射供电子系统、地面收集采集子系统和主控与处理子系统；通过控制井中发射供电子系统中的发射电极和地面收集采集子系统中的测量电极，该井地联合并行电法测量系统可以提供井中点源供电、井中偶极源供电和井地联合供电三种供电方式，主控与处理子系统根据地面收集采集子系统采集到的数据进行数据处理和数据解释，可以有效获得钻孔周边区域的地质特征，该井地联合并行电法测试系统的供电方式灵活，使供电、数据采集以及数据的实时简单处理功能集成为一体，灵活性强，系统化、智能化程度高。
一种联合并行测试方法系统

[发明专利]基于FPGA的视频图像处理器-CN200610129493.4无效
发明人：崔宝英;谢长虹;刘晓军 -专利权人：天津亚威达电子有限公司
申请日： 2006-11-22 - 公布日： 2007-05-16 - 主分类号： H04N7/015 文献下载
摘要：，该装置包括有均衡器模块、解串器模块、驱动器模块、串码器模块、时钟模块以及FPGA控制处理器；所述均衡器模块接收HD/SD格式视频信号，并对接收的视频信号进行补偿，补偿后的视频信号送入解串器模块实现串行数据到并行数据的转换，转换后的10bit/20bit并行数据经FPGA控制处理器处理后，输入到串码器模块，进行并行数据到串行数据的转换，并经驱动器模块传输到外部设备，时钟模块为解串器模块和串码器模块提供1.485GHz的时钟信号有益效果是该系统能在实时采集处理的HD/SD格式视频信号，功能强大且操作简单，并且容易处理，可根据不同需求订制不同IP核，硬件易于升级，以满足未来对各种新增功能的需求，集成度高，性能稳定，成本低廉，性价比极高
基于 fpga 视频图像处理器

[发明专利]一种用于128位并行数据的CRC校验矩阵生成方法-CN201510504163.8有效
发明人：赵坤鹏;陈庆宇;吴龙胜;马徐瀚 -专利权人：中国航天科技集团公司第九研究院第七七一研究所
申请日： 2015-08-17 - 公布日： 2018-04-17 - 主分类号： H03M13/09 文献下载
摘要：本发明提供一种用于128位并行数据的CRC校验矩阵生成方法，减少了级联结构带来的链路延迟，实现高速串行通信中接收或发送数据的实时校验，用于128位并行数据的CRC校验矩阵的生成方法。该方法提供了直接对128并行数据进行CRC编解码的校验矩阵，从而避免使用延时较大的级联结构，提高了128位并行数据的CRC编解码效率，实现高速串行通信中接收或发送数据的实时校验。基于该校验矩阵的CRC电路可以用于PCIe 3.0物理层中的128位并行数据的实时CRC校验，保证了数据的高效率传输。
一种用于 128 并行数据 crc 校验矩阵生成方法

[发明专利]串行接口设备和图像形成装置-CN200710103493.1无效
发明人：村田达彦;藤原正勇;山本智树;松崎刚 -专利权人：罗姆股份有限公司
申请日： 2007-05-18 - 公布日： 2007-11-28 - 主分类号： H04N1/00 文献下载
摘要：串行I/F具有：FIFO部分，根据PCLK向其写入m比特或n比特(m＜n)并行数据；FIFO读取器，用于根据FCLK，每次以m比特来读取写入FIFO部分的并行数据；并行/串行转换器，用于根据PLLCLK，将FIFO读取器所读取的m比特并行数据转换为1比特串行数据；PLL电路，用于通过将PCLK乘以因子m或n，来产生PLLCLK；以及分频电路，用于通过将PLLCLK的频率除以m，来产生FCLK。这里，控制PLL电路的乘法因子，使之根据写入FIFO部分的并行数据的比特数而改变。这可以灵活地处理具有不同总线宽度的并行输入，而不会极大地增加设备的规模和成本。
串行接口设备图像形成装置

[发明专利]高速接口的固定延时电路-CN202010058653.0有效
发明人：李凯;梁远军 -专利权人：深圳市紫光同创电子有限公司
申请日： 2020-01-17 - 公布日： 2021-06-18 - 主分类号： H03K17/28 文献下载
摘要：本发明提供一种高速接口的固定延时电路，包括：计数器电路，用于生成任意比特的移位选择信号；数据选择器电路，用于接收第一并行数据信号，并根据所述移位选择信号和第一低速时钟对所述第一并行数据信号进行重新排列，得到第二并行数据信号，所述第二并行数据信号所指示的比特的位置相对于所述第一并行数据信号所指示的比特的位置具有所述移位选择信号指示的移位比特数；时钟选择器电路，用于根据所述移位选择信号从多路具有不同相位的输入时钟中选择一路时钟进行输出，形成第二低速时钟；同步电路，用于根据所述第二低速时钟对所述第二并行数据信号进行同步。本发明能够实现高速接口多通道数据之间的初始化对齐。
高速接口固定延时电路

[发明专利]一种遥感相机图像实时采集处理系统-CN201710853597.8有效
发明人：吴勇;曲宏松;徐伟;郑亮亮;陶淑苹;张贵祥 -专利权人：中国科学院长春光学精密机械与物理研究所
申请日： 2017-09-20 - 公布日： 2020-12-01 - 主分类号： H04N5/232 文献下载
摘要：一种遥感相机图像实时采集处理系统，涉及航天遥感相机载荷地面检测技术领域，它解决了地检设备体积庞大、价格高昂、图像实时处理能力不足、图像评判过于专业化等问题，包括差分转并行电路、FPGA、接口匹配电路、嵌入式微处理器、数据存储电路、键鼠及显示外围设备等。差分转并行电路将差分视频图像数据转换为并行数据；FPGA将并行数据转换为符合MIPI CSI‑2接口协议的数据格式；接口匹配电路建立FPGA与嵌入式微处理器之间MIPI接口电气特性的信号传输桥梁；嵌入式微处理器接收MIPI CSI‑2接口图像视频信号，利用ISP进行视频图像处理，通过数据存储电路存储图像视频数据，利用外围显示设备实时显示输出。
一种遥感相机图像实时采集处理系统

[发明专利]数据输出电路和方法-CN200910006037.4无效
发明人：李康悦 -专利权人：海力士半导体有限公司
申请日： 2009-01-22 - 公布日： 2010-06-16 - 主分类号： G11C7/10 文献下载
摘要：提供了一种数据输出电路和方法，所述电路包括：选通信号控制块，被配置成通过将第一选通信号延迟特定的延迟量而产生至少一个第一延迟选通信号；输入/输出读出放大块，被配置成响应于所述第一选通信号和所述第一延迟选通信号而放大第一并行数据信号，以产生具有与所述第一并行数据信号的比特数量相同的比特数量的第二并行数据信号；存储块，被配置成响应于第二选通信号和第二延迟选通信号来锁存所述第二并行数据信号；以及并行到串行转换块，被配置成顺序地输出被锁存在所述存储块内的所述第二并行数据信号，其中，所述第一选通信号用于产生所述第二并行数据信号中的首先被输出的数据信号。
数据输出电路方法

[发明专利]一种片上并行SerDes系统及实现方法-CN201610698624.4在审
发明人：胡封林;李剑川 -专利权人：长沙中部芯空微电子研究所有限公司
申请日： 2016-08-22 - 公布日： 2017-01-18 - 主分类号： G06F13/38 文献下载
摘要：本发明公开了一种片上并行SerDes系统及使用方法，所述系统包括数据发送端（1）、数据接收端（2），所述数据发送端（1）在系统时钟sclk的控制下将并行数据转换为串行数据，再发送数据接收端（2）；数据接收端（2）将接收到的串行数据在系统时钟sclk的控制下转换为并行数据。本发明将大量的数据、地址、控制总线采用并行SerDes技术的方法进行数据传送，极大地节约了布线空间资源，为进一步提高GPU的数据带宽奠定了技术基础。该方法结构简洁、存储带宽高、可极大地提高数据的传输效率。
一种并行 serdes 系统实现方法

[发明专利]提高数传接收机帧同步性能的方法-CN201310003831.X有效
发明人：张波;杜瑜;罗宁 -专利权人：中国电子科技集团公司第十研究所
申请日： 2013-01-06 - 公布日： 2013-05-01 - 主分类号： H04L7/00 文献下载
摘要：本发明提出的提高数传接收机帧同步性能的方法，旨在提供一种解决高速数传接收机并行帧同步假同步概率高影响接收机数据处理灵敏度和正确性的方法。本发明通过下述技术方案予以实现：首先采用存储长度10帧或以上的并行数据存储器对接收到的10帧并行解调数据进行存储，并向帧同步检测模块发出启动标志，并串转换模块从并行数据存储器中读出P路并行数据进行相位模糊调整后组合成一路串行数据，送给帧同步检测模块进行帧同步检测，帧同步跟踪模块根据检测到的帧头位置、计数值和模糊状态对并行解调数据进行模糊状态调整和帧同步跟踪，并将完成了帧同步跟踪的P路并行解调数据输出到后续处理模块，同时将锁定指示反馈至并行数据存储器组
提高接收机同步性能方法