“并行数据采集”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果3012023个，建议您升级VIP下载更多相关专利

[发明专利]基于导电环的数据传输装置、视频监控系统及方法-CN201210416725.X在审
发明人：刘海军 -专利权人：深圳市九天信息技术有限公司
申请日： 2012-10-28 - 公布日： 2014-04-23 - 主分类号： H04N7/18 文献下载
摘要：本发明基于导电环的数据传输装置，在导电环信号输入端设有将视频信号由并行转为串行的串行数据转换模块，在导电环信号输出端设有将串行转换为并行的并行数据转换模块，以及协调并行和串行数据转换模块同步协调工作的转换模块控制单元工作时，由视频数据对应的视频数字信号先经串行数据转换模块将并行数字信号转为串行数字信号，并以串行数字信号通过导电环，再由并行数据转换模块将串行数字信号转换还原为并行数据。由于通过并行差分数据转换模块和串行差分数据转换模块分别对数据进行转换和还原，可以使得普通的导电环在传输数据时受传输速度和传输距离的局限，提高数据传输速度，避免出现传输的图像不连续的现象，同时结导电环线束要求低
基于导电数据传输装置视频监控系统方法

[发明专利]用于并行数据的并转串控制系统及芯片-CN202211368188.6在审
发明人：王莉莉;丘恒良 -专利权人：珠海一微半导体股份有限公司
申请日： 2022-11-03 - 公布日： 2023-02-03 - 主分类号： G06F13/38 文献下载
摘要：本申请公开用于并行数据的并转串控制系统及芯片，并转串控制系统与外部电路连接，以使外部电路当中用于输出并行数据的并行端口不对外引出；外部电路，用于至少将并行数据传输给并转串控制系统；其中，外部电路是位于所述并转串控制系统的外部且具有并行端口的电路，外部电路支持将输入的信号转换为所述并行数据；并转串控制系统对外引出用于输出串行数据的转换结果端口，使外部通过转换结果端口来探测所述并行数据在并转串控制系统内的转换结果，该转换结果的位宽少于并行数据的位宽
用于并行数据控制系统芯片

[发明专利]基于PON延距的高速报文获取方法及系统-CN201410176564.0有效
发明人：陈曙晖;赵国鸿;周滔顺;王金明 -专利权人：中国人民解放军国防科学技术大学
申请日： 2014-04-29 - 公布日： 2014-07-30 - 主分类号： H04Q11/00 文献下载
摘要：本发明公开一种基于PON延距的高速报文获取方法及系统，该方法步骤为：1）当PON系统中ONU向OLT发送串行的上行光信号、OLT向ONU发送串行的下行光信号时，分别转换为并行的电信号后输出；2）实时采集输出的并行电信号，将上行数据和下行数据分别输出至物理层进行编码，并转换回串行的光信号后分别发送至对应的OLT或ONU；同时复制一份采集得到的上行数据和下行数据进行转发；该系统包括用于信号转换的信号转换模块以及用于数据复制与转发的数据报文处理模块本发明具体实现方法简单、稳定性高、数据处理性能高、资源消耗小、能够实现高速数据报文获取的同时延长数据传输距离，同时不影响光纤线路正常通信的优点。
基于 pon 高速报文获取方法系统

[发明专利]闪存-CN201110257705.8有效
发明人：杨光军 -专利权人：上海宏力半导体制造有限公司
申请日： 2011-09-01 - 公布日： 2012-03-21 - 主分类号： G11C16/10 文献下载
摘要：本发明公开一种闪存，该闪存包含：闪存芯片；串并转换电路，用于接收一串行数据，并将该串行数据转换为并行数据；以及数据模式判决器，连接于该串并转换电路的输出端，以通过该并行数据产生一反向控制信号，并在该反向控制信号的控制下对该并行数据进行反向处理后输出一反向并行数据至该闪存芯片，本发明通过先将串行数据转换成并行数据，再将并行数据写入至闪存芯片，这样跟以前的位反技术相比，在相同编程效率和平均编程功耗的情形下，减少了反相控制信号占所有数据总数的比例，从而减少了面积损失。
闪存

[发明专利]个体时空活动数据同步并行采集方法、服务器及存储介质-CN201910715895.X在审
发明人：线实 -专利权人：广州大学
申请日： 2019-08-02 - 公布日： 2019-11-12 - 主分类号： G06F16/29 文献下载
摘要：本发明公开了个体时空活动数据同步并行采集方法、服务器及存储介质，所述方法：接收数据采集终端上传的个体时空活动数据，以使数据研究终端对所述个体时空活动数据进行管理操作，包括：响应所述数据研究终端的数据编辑请求，对所述个体时空活动数据执行编辑操作；响应所述数据研究终端的数据导出请求，将对应的个体时空活动数据执行导出操作，以使所述数据研究终端使用相应的分析软件进行个体时空活动数据的统计分析；所述个体时空活动数据包括活动数据、轨迹数据和问卷数据；所述数据研究终端支持并行账户管理。根据上述实施例的教导，本发明能够实时同步采集个体时空活动数据，并在提高采集精度的同时可实现多项研究的并行数据采集。
活动数据时空数据研究并行采集存储介质终端导出服务器并行数据采集采集编辑操作采集终端分析软件管理操作轨迹数据接收数据实时同步数据编辑统计分析问卷数据账户管理终端使用终端支持响应上传并行研究

[实用新型]一种防护工程隔震系统效能检测装置-CN201720348183.5有效
发明人：吕学利;陈荣华;李万华;韩鹏飞;李利莎;贺永胜;杜建国 -专利权人：中国人民解放军61489部队
申请日： 2017-04-05 - 公布日： 2018-03-16 - 主分类号： G01M7/02 文献下载
摘要：本实用新型涉及工程减震技术领域，公开的一种防护工程隔震系统效能检测装置，包括力传感器、激振力锤、第一二速度传感器、组合式放大器、并行数据采集仪，第一速度传感器、第二速度传感器和力传感器设置在隔震系统的隔震地板上，所述隔震系统由工程结构底板上设置的钢丝绳隔震器和隔震地板组成，力传感器设置在激振力锤的锤头内，将第一二速度传感器和力传感器分别通过并行数据采集仪与组合式放大器连接，将并行数据采集仪与便携式计算机连接组成数据采集分析系统
一种防护工程系统效能检测装置

[发明专利]通信系统、数据传送器、数据接收器及其测试方法-CN201010143191.9有效
发明人：森泉龙一 -专利权人：川崎微电子股份有限公司
申请日： 2010-03-24 - 公布日： 2010-09-29 - 主分类号： H04L1/24 文献下载
摘要：生成具有N位模式长度的传送器循环模式并将其转换为M位传送器并行数据流，其中N≠M。通过执行传送器改变处理，生成位序列改变的传送器并行数据流，并且其被转换为串行数据并与时钟信号一起传送。接收所述串行数据并将其转换为M位接收器并行数据流，并且通过执行与所述传送器改变处理相反的处理，生成位序列恢复的并行数据流。通过使用所述位序列恢复的并行数据流中的位序列作为初始值来生成接收器循环模式，并且将其转换为M位基准并行数据流，并且通过执行与所述传送器改变处理相同的处理，生成位序列改变的基准并行数据流，并与所接收的并行数据进行比较以测试所述数据是否被正确接收
通信系统数据传送接收器及其测试方法

[实用新型]一种飞行数据及音频采集记录器-CN201120523165.9有效
发明人：张波;闫宝祝;陈志达 -专利权人：陕西千山航空电子有限责任公司
申请日： 2011-12-14 - 公布日： 2013-03-13 - 主分类号： G07C5/08 文献下载
摘要：本实用新型属于航空电子技术领域，涉及到一种飞行数据及音频采集记录器。包括电源电路[1]，开关及频率信号采集电路[2]、模拟信号采集电路[3]、综合数据管理电路[4]及数据存储电路[5]；模拟信号采集电路[3]包括信号接收电路[31]，用于接收模拟信号、交流比率信号及同步器信号；综合数据管理电路[4]通过伪并行总线[41]与数据存储电路[5]相连，用于飞行数据及音频数据的记录。本实用新型飞行数据及音频采集记录器，能够同时对飞行数据及音频信号进行采集并记录，成本较低，安全可靠，极大地减小了飞参系统的体积和重量，更便于安装在机内空间有限的轻小型飞机上。
一种飞行数据音频采集记录器

[发明专利]一种分布式云数据集中处理方法-CN202011122202.5在审
发明人：谷润东 -专利权人：浪潮云信息技术股份公司
申请日： 2020-10-20 - 公布日： 2021-01-15 - 主分类号： G06F16/27 文献下载
摘要：本发明公开一种分布式云数据集中处理方法，涉及数据处理技术领域；利用Mysql的纵向与横向扩展的形式进行数据拆分存储，使数据库集群分别处理相关分类的数据，利用Canal将数据采集节点部署到分布式云，进行数据自动增量采集，并通过kafka进行数据实时传输，通过区分不同的数据类型实现数据自动分类，将自动分类处理后的数据异步通知分摊到分布式云的不同节点进行并行多线程数据计算。
一种分布式数据集中处理方法

[发明专利]具有混合并行/串行总线接口的用户设备-CN200710127491.6无效
发明人：约瑟·葛瑞丹;艾佛瑞·史达福利;堤摩西·A·亚瑟尼司 -专利权人：美商内数位科技公司
申请日： 2002-11-18 - 公布日： 2007-11-28 - 主分类号： H04L25/14 文献下载
摘要：一种用于一用户设备(UE)的混合并行/串行总线接口，包括一数据区块解多路复用装置，具有一输入，接收一数据区块并解多路复用成两组i细块；i偶数及一奇数组的并行至串行转换器，接收各组的i细块并转换各细块成一串行数据；一第一组i多路复用器；一第二组i解多路复用器，以接收偶数及奇数的串行数据并分别送出至一偶数缓冲器和一奇数缓冲器；i偶数组的串行至并行转换器，将所接收的偶数串行数据转换成偶数并行数据并输出该偶数并行数据；i奇数组的串行至并行转换器，将所接收的奇数串行数据转换成奇数并行数据并输出该奇数并行数据，一数据区块重建装置，将该偶数及奇数并行数据合并为该数据区块。
具有混合并行串行总线接口用户设备

[发明专利]具有降低幅度功能的高速串行联机装置及其方法-CN03127829.9有效
发明人：张棋 -专利权人：威盛电子股份有限公司
申请日： 2003-08-11 - 公布日： 2004-02-11 - 主分类号： G06F13/00 文献下载
摘要：一种具有降低幅度功能的高速串行联机装置，用以接收并行数据，并据此输出具有降低幅度(de－emphasis)的传输差动对。高速串行联机装置包括并行转串行单元、前级驱动单元及输出驱动单元。并行转串行单元用以接收并行数据，将该并行数据串化为为串行数据及延迟串行数据。前级驱动单元依据串行数据输出数据差动对，并依据延迟串行数据输出反相延迟差动对。输出驱动单元用以接收数据差动对与反相延迟差动对，并据此输出具有降低幅度的传输差动对。
具有降低幅度功能高速串行联机装置及其方法

[发明专利]一种基于FPGA的并串转换方法-CN201910990807.7在审
发明人：白志强;李战行;于云翔;顾健;孙东芳;王茂义;张广月;潘少鹏 -专利权人：北京华航无线电测量研究所
申请日： 2019-10-18 - 公布日： 2021-04-20 - 主分类号： G06F13/38 文献下载
摘要：本发明公开了一种基于FPGA的并串转换方法，FPGA编写逻辑，将10bit并行数据添加起始位和停止位补成12bit并行数据，然后将12bit数据经过fifo转换到3倍时钟域下，再经过寄存器将12bit并行数据分为3个4bit并行数据，分别将3个4bit并行数据通过serdes转为3路串行数据，最终将3路串行数据合并为1路串行数据输出。
一种基于 fpga 转换方法

[发明专利]应用于高速接口物理层芯片的并串转换电路及装置-CN201810385685.4有效
发明人：邱钧华;谢文刚;吴志远;高新军;陈柳明 -专利权人：深圳市国微电子有限公司
申请日： 2018-04-26 - 公布日： 2022-08-09 - 主分类号： H03M9/00 文献下载
摘要：本发明属于高速并串转换设计技术领域，提供了一种应用于高速接口物理层芯片的并串转换电路，其包括：锁相环、并行数据采样单元、数据选择与派发控制单元、第一串行寄存器、第二串行寄存器和差分串行数据生成单元。根据第一时钟和第二时钟，通过并行数据采样单元对并行数据进行采样，生成奇数路并行数据和偶数路并行数据，通过数据选择与派发控制单元将奇数路并行数据和偶数路并行数据转换为奇数路串行数据和偶数路串行数据，并由差分串行数据生成单元进行处理，最终输出的差分串行数据。
应用于高速接口物理层芯片转换电路装置

[发明专利]LVDS接口进行时序训练的方法及装置-CN202310368747.1在审
发明人：高尚;丁伟;姚瑞;宣学雷 -专利权人：深圳市紫光同创电子有限公司
申请日： 2023-03-28 - 公布日： 2023-07-28 - 主分类号： G06F13/42 文献下载
摘要：本发明公开了一种LVDS接口进行时序训练的方法及装置，所述方法包括：以第二并行数据为参考数据、第一并行数据为扫描数据进行数据采样，当前延时级数对应的采样位置位于扫描数据的窗口中心时，得到第一延时级数；以第一并行数据为参考数据、第二并行数据为扫描数据进行数据采样，且第二并行数据的初始延时级数设为第一延时级数，当当前延时级数对应的采样位置位于扫描数据的窗口中心时，得到第二延时级数；设置第一延时级数和第一延时级数和第二延时级数差二分之一的和为所述第一并行数据的延时级数，将第二并行数据作为扫描数据接收所述LVDS差分数据。能够处理OCV及信号斜率不对称对数据有效窗口影响，避免了毛刺，降低了延时链设计要求。
lvds 接口进行时序训练方法装置

[发明专利]一种数字接收机模块及其信号处理方法与射频卡布线方法-CN201510815528.9有效
发明人：向海生;王冰 -专利权人：中国电子科技集团公司第三十八研究所
申请日： 2015-11-20 - 公布日： 2017-11-07 - 主分类号： H04B1/7183 文献下载
摘要：数字接收机模块包括信号采集单元、时钟管理单元、同步降速处理单元、信号处理单元。时钟管理单元为所述信号采集单元提供超高速采样时钟，为同步降速处理单元提供与采样时钟相参的同步降速处理时钟。信号采集单元实现对射频输入信号的采样和单比特量化，输出超高速单比特采集数据。同步降速处理单元通过1级降速处理，将1路超高速串行数据转换为16路高速并行数据。信号处理单元提供同步降速处理单元中在线可调延时的码值，完成高速并行数据的实时处理。本发明还公开所述数字接收机模块的信号处理方法、以及所述数字接收机模块的射频卡布线方法。
一种数字接收机模块及其信号处理方法射频卡布线