“堆叠管芯”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网_专利查询网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果105925个，建议您升级VIP下载更多相关专利

[发明专利]用于堆叠存储器架构的自修复逻辑-CN201610026970.8在审
发明人： J-S.杨;D.科布拉;L.居;D.齐默曼 -专利权人：英特尔公司
申请日： 2011-12-23 - 公布日： 2016-04-20 - 主分类号： G11C29/44 文献下载
摘要：本文描述了用于堆叠存储器架构的自修复逻辑。存储装置的一个实施例包括存储器堆叠和与存储器堆叠耦合的系统元件，存储器堆叠具有包括第一存储器管芯元件的一个或多个存储器管芯元件。第一存储器管芯元件包括多个硅通孔（TSV）和自修复逻辑，TSV包括数据TSV和一个或多个备用TSV，自修复逻辑用于修复多个数据TSV的有缺陷TSV的操作，对有缺陷TSV的操作的修复包括利用一个或多个备用
用于堆叠存储器架构修复逻辑

[发明专利]一种射频前端模组-CN202310203635.0在审
发明人：顾超;盛潮云 -专利权人：武汉敏声新技术有限公司
申请日： 2023-03-03 - 公布日： 2023-06-23 - 主分类号： H04B1/04 文献下载
摘要：本申请提供一种射频前端模组，涉及射频前端技术领域，包括：基板，以及设置在所述基板上的多个射频单元，每个所述射频单元均包括至少一个堆叠结构，所述堆叠结构包括层叠设置的开关晶体管芯片和谐振器芯片，所述开关晶体管芯片位于所述基板上以谐振器芯片和开关晶体管芯片作为最小基础单元的堆叠结构，采用堆叠的方式，便于在基板上集成数量较多的射频单元，还能保证射频前端模组的封装尺寸有效降低。
一种射频前端模组

[发明专利]用于堆叠存储器架构的自修复逻辑-CN201180075840.9在审
发明人： J-S.杨;D.科布拉;L.居;D.齐默曼 -专利权人：英特尔公司
申请日： 2011-12-23 - 公布日： 2014-08-20 - 主分类号： G11C29/00 文献下载
摘要：本文描述了用于堆叠存储器架构的自修复逻辑。存储装置的一个实施例包括存储器堆叠和与存储器堆叠耦合的系统元件，存储器堆叠具有包括第一存储器管芯元件的一个或多个存储器管芯元件。第一存储器管芯元件包括多个硅通孔（TSV）和自修复逻辑，TSV包括数据TSV和一个或多个备用TSV，自修复逻辑用于修复多个数据TSV的有缺陷TSV的操作，对有缺陷TSV的操作的修复包括利用一个或多个备用
用于堆叠存储器架构修复逻辑

[发明专利]一种封装结构及封装方法-CN202010818981.6在审
发明人：赵承贤;李鑫;颜志进;刘浩;周新龙;盘伶子 -专利权人：珠海格力新元电子有限公司;珠海格力电器股份有限公司
申请日： 2020-08-14 - 公布日： 2020-11-20 - 主分类号： H01L25/16 文献下载
摘要：该封装结构包括引线框架、晶体管芯片和驱动芯片，所述晶体管芯片安装于所述引线框架，所述驱动芯片在垂直于所述引线框架的Z方向上设置于所述晶体管芯片的上方形成三维堆叠结构。驱动芯片在垂直于引线框架的Z方向上设置于晶体管芯片的上方而形成三维堆叠结构，与传统的晶体管芯片与驱动芯片均设置于引线框架的结构相比，取消了引线框架上驱动芯片的固晶部位，大大节省了空间，实现了产品体积的小型化；而且驱动芯片在晶体管芯片上进行堆叠固晶，缩小了驱动芯片与晶体管芯片的距离，过温保护更加精确可靠。
一种封装结构方法

[实用新型]一种封装结构-CN202021703848.8有效
发明人：赵承贤;李鑫;颜志进;刘浩;周新龙;盘伶子 -专利权人：珠海格力新元电子有限公司;珠海格力电器股份有限公司
申请日： 2020-08-14 - 公布日： 2021-03-16 - 主分类号： H01L25/16 文献下载
摘要：该封装结构包括引线框架、晶体管芯片和驱动芯片，所述晶体管芯片安装于所述引线框架，所述驱动芯片在垂直于所述引线框架的Z方向上设置于所述晶体管芯片的上方形成三维堆叠结构。驱动芯片在垂直于引线框架的Z方向上设置于晶体管芯片的上方而形成三维堆叠结构，与传统的晶体管芯片与驱动芯片均设置于引线框架的结构相比，取消了引线框架上驱动芯片的固晶部位，大大节省了空间，实现了产品体积的小型化；而且驱动芯片在晶体管芯片上进行堆叠固晶，缩小了驱动芯片与晶体管芯片的距离，过温保护更加精确可靠。
一种封装结构

[发明专利]具有无源器件组件的集成器件封装-CN201980086230.5在审
发明人： V·万卡他德莱;S·A·库德塔卡尔 -专利权人：美国亚德诺半导体公司
申请日： 2019-12-05 - 公布日： 2021-08-06 - 主分类号： H01L25/065 文献下载
摘要：封装可包括封装基板和具有有源电子线路的集成器件管芯。集成器件管芯可具有第一侧和与所述第一侧相对的第二侧。第一侧可具有通过焊线电连接到所述封装基板的焊盘。重布线层(RDL)堆叠可设置在所述集成器件管芯的第一侧上。所述RDL堆叠可包括绝缘层和导电重布线层。封装可包括无源电子器件组件，安装并电连接到所述RDL堆叠。
具有无源器件组件集成封装

[发明专利]接合的三维存储器器件及其通过用源极层替换承载衬底的制造方法-CN202080079971.3在审
发明人：翁照男;西田昭夫;J·凯 -专利权人：桑迪士克科技有限责任公司
申请日： 2020-06-23 - 公布日： 2022-07-08 - 主分类号： H01L27/11582 文献下载
摘要：本公开提供了一种三维存储器器件，该三维存储器器件包括位于承载衬底上方的绝缘层和导电层的交替堆叠。存储器堆叠结构竖直延伸穿过该交替堆叠。每个存储器堆叠结构包括相应的竖直半导体沟道和相应的存储器膜。直通通孔结构竖直延伸穿过与该交替堆叠相邻的介电材料部分。存储器管芯可接合到逻辑管芯，该逻辑管芯包含用于支持该存储器管芯内的存储器单元的操作的外围电路。
接合三维存储器器件及其通过用源极层替换承载衬底制造方法

[发明专利]半导体管芯-CN202310762735.7在审
发明人：姆里纳尔·K·达斯;亚当·巴克利;布赖恩·费策尔;乔纳森·扬;范·梅奇科夫斯基;斯科特·艾伦 -专利权人：沃孚半导体公司
申请日： 2018-05-15 - 公布日： 2023-09-08 - 主分类号： H01L23/29 文献下载
摘要：本申请涉及半导体管芯。该半导体管芯包括：衬底；该衬底上的漂移层；以及该漂移层上的钝化层堆叠，该钝化层堆叠包括至少四个钝化层，使得该至少四个钝化层的成分在至少第一材料和第二材料之间交替。
半导体管芯

[发明专利]使用在包括嵌入式管芯的内建非凹凸层衬底上的硅通孔的管芯堆叠，以及其形成工艺-CN201610182528.4有效
发明人： J·古扎克;R·K·纳拉;J.索托冈萨雷斯;D·德莱尼;S·波素库奇;M·玛莫迪亚;E·扎波科;J·斯旺 -专利权人：英特尔公司
申请日： 2011-09-24 - 公布日： 2018-11-30 - 主分类号： H01L23/48 文献下载
摘要：本申请公开了使用在包括嵌入式管芯的内建非凹凸层衬底上的硅通孔的管芯堆叠以及其形成工艺。一种装置包括具有硅通孔(TSV)嵌入式管芯的无核衬底，该管芯集成到无核衬底。该装置包括耦合到TSV管芯并设置在无核衬底上方的后续管芯。
使用包括嵌入式管芯内建非凹凸衬底硅通孔堆叠及其形成工艺

[发明专利]半导体装置和制造半导体装置的方法-CN202010771385.7在审
发明人：舒恩·布尔;拉马肯斯·阿拉帕蒂 -专利权人：安靠科技新加坡控股私人有限公司
申请日： 2020-08-04 - 公布日： 2021-03-05 - 主分类号： H01L23/482 文献下载
摘要：堆叠式半导体装置结构连接到所述第一主表面，并且包含具有端子的多个半导体管芯。导电互连结构将所述半导体管芯的所述端子电连接在一起。所述半导体管芯堆叠在一起，使得所述端子暴露，并且所述堆叠式半导体装置结构包括阶梯状轮廓。所述导电互连结构包括基本上遵循所述阶梯状轮廓的共形层。
半导体装置制造方法

[发明专利]堆叠式管芯半导体封装体-CN201711257276.8在审
发明人：邱书楠;贡国良;徐雪松;庞兴收;阎蓓悦;李颖会 -专利权人：超大规模集成电路技术有限责任公司
申请日： 2011-07-22 - 公布日： 2018-05-04 - 主分类号： H01L23/495 文献下载
摘要：本公开涉及堆叠式管芯半导体封装体。一种半导体封装体以及组装半导体封装体的方法，包括包封堆叠于第二半导体管芯之上并且与第二半导体管芯互连的第一预封装的半导体管芯。第一封装半导体管芯相对于引线框以临时性的载体(例如带)来定位和固定。第二半导体管芯被附接于第一封装半导体管芯和引线框并且与它们直接互连。互连的第一封装半导体管芯和第二半导体管芯，以及引线框被包封以形成半导体封装体。
堆叠管芯半导体封装

[发明专利]堆叠管芯射频电路及其封装方法-CN202210320285.1在审
发明人：章策珉 -专利权人：成都仕芯半导体有限公司
申请日： 2022-03-29 - 公布日： 2022-07-01 - 主分类号： H01L23/488 文献下载
摘要：本发明公开了管芯堆叠的多种实施例以提升射频电路的集成和封装性能。在多种布局方式中，第一管芯可以倒置并通过两个管芯间设置的一个或多个凸块柱堆叠在第二管芯上。凸块焊盘可以安装在第一管芯和/或第二管芯上。凸块焊盘可以包括用于接地连接的接地凸块焊盘、用于跨管芯射频信号传输的射频信号凸块焊盘、和/或用于偏置或逻辑控制的控制凸块焊盘。各项实施例可以将硅基管芯和III–V半导体管芯集成在一起以形成具有明确接地定义的小型封装，能处理毫米波频率上的高功率射频信号。
堆叠管芯射频电路及其封装方法

[发明专利]堆叠式管芯半导体封装体-CN201110205715.7有效
发明人：邱书楠;贡国良;徐雪松;庞兴收;阎蓓悦;李颖会 -专利权人：飞思卡尔半导体公司
申请日： 2011-07-22 - 公布日： 2013-01-23 - 主分类号： H01L23/495 文献下载
摘要：本发明涉及堆叠式管芯半导体封装体。一种半导体封装体以及组装半导体封装体的方法，包括包封堆叠于第二半导体管芯之上并且与第二半导体管芯互连的第一预封装的半导体管芯。第一封装半导体管芯相对于引线框以临时性的载体(例如带)来定位和固定。第二半导体管芯被附接于第一封装半导体管芯和引线框并且与它们直接互连。互连的第一封装半导体管芯和第二半导体管芯，以及引线框被包封以形成半导体封装体。
堆叠管芯半导体封装

[发明专利]堆叠式管芯半导体封装体-CN201711257195.8有效
发明人：邱书楠;贡国良;徐雪松;庞兴收;阎蓓悦;李颖会 -专利权人：超大规模集成电路技术有限责任公司
申请日： 2011-07-22 - 公布日： 2022-01-18 - 主分类号： H01L23/495 文献下载
摘要：本公开涉及堆叠式管芯半导体封装体。一种半导体封装体以及组装半导体封装体的方法，包括包封堆叠于第二半导体管芯之上并且与第二半导体管芯互连的第一预封装的半导体管芯。第一封装半导体管芯相对于引线框以临时性的载体(例如带)来定位和固定。第二半导体管芯被附接于第一封装半导体管芯和引线框并且与它们直接互连。互连的第一封装半导体管芯和第二半导体管芯，以及引线框被包封以形成半导体封装体。
堆叠管芯半导体封装

[发明专利]散热器件和方法-CN201810461232.5有效
发明人：林宗澍;洪文兴;李虹錤;陈琮瑜 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-05-15 - 公布日： 2020-07-17 - 主分类号： H01L23/31 文献下载
摘要：在实施例中，器件包括：位于中介层上方并且电连接至中介层的管芯堆叠件，管芯堆叠件包括最顶集成电路管芯，最顶集成电路管芯包括：具有前侧和与前侧相对的背侧的衬底，衬底的前侧包括有源表面；从衬底的背侧至少部分地延伸至衬底内的伪衬底通孔(TSV)，伪TSV与有源表面电隔离；位于最顶集成电路管芯上方的热界面材料；以及位于热界面材料中的伪连接件，热界面材料围绕伪连接件，伪连接件与最顶集成电路管芯的有源表面电隔离。
散热器件方法

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top