专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果1785157个,建议您升级VIP下载更多相关专利
  • [发明专利]一种闪存电路及编程方法-CN201510427420.2有效
  • 杨光军 - 上海华虹宏力半导体制造有限公司
  • 2015-07-20 - 2019-04-19 - G11C16/10
  • 一种闪存电路以及编程方法,所述闪存电路包括:编程电路、存储阵列、隔离阵列以及低压译码电路;所述存储阵列耦接于所述编程电路和所述隔离阵列之间;所述隔离阵列耦接于所述存储阵列和所述低压译码电路之间;所述隔离阵列包括至少一行闪存结构,所述隔离阵列每行闪存结构的数目对应于所述存储阵列中的位线的数目。采用所述闪存电路及编程方法可以减小闪存电路中隔离电路的面积,降低隔离电路的成本。
  • 一种闪存电路编程方法
  • [发明专利]一种低功耗脉动阵列电路、芯片及电路控制方法-CN202310758764.6在审
  • 乔树山;张默寒;游恒;尚德龙;周玉梅 - 中科南京智能技术研究院
  • 2023-06-26 - 2023-09-05 - G06F7/52
  • 本发明公开了一种低功耗脉动阵列电路、芯片及电路控制方法,涉及集成电路技术领域,阵列计算电路阵列计算电路用于计算矩阵脉动阵列;计算时钟电路,计算时钟电路的第一输入端接收系统时钟信号,当开始计算时,输入计算启动信号,计算时钟电路的第二输入端接收计算启动信号,计算时钟电路的输出端输出计算时钟信号至阵列计算电路阵列计算电路工作。本申请增加了计算时钟电路,当开始计算时,输入计算启动信号至计算时钟电路,计算时钟电路工作,阵列计算电路工作;不计算时,停止输入计算启动信号,计算时钟电路停止工作,阵列计算电路也停止工作,降低了脉动阵列电路的功耗
  • 一种功耗脉动阵列电路芯片控制方法
  • [实用新型]道路交通声学定向广播系统的控制电路-CN202220312009.6有效
  • 张友文;马悦展;马林;王彪;王东 - 南京江科瑞声科技有限公司
  • 2022-02-16 - 2022-08-05 - H04R3/00
  • 本实用新型公开了一种道路交通声学定向广播系统的控制电路,包括核心控制电路、语音信号处理电路、多个扬声器阵列、多个阵列驱动电路及电源电路。多个扬声器阵列的朝向互不相同,扬声器阵列阵列驱动电路一一对应电性连接,语音信号处理电路阵列驱动电路分别与核心控制电路电性连接。电源电路用于为核心控制电路、语音信号处理电路、扬声器阵列阵列驱动电路供电。上述控制电路,通过对多个扬声器阵列分别进行独立的驱动,配合将扬声器阵列设置朝向不同的道路或角度,可以实现对多个特定方向特定区域进行精准的定向广播,避免道路之间语音广播信息混淆,带来交通安全隐患。
  • 道路交通声学定向广播系统控制电路
  • [发明专利]显示面板-CN201910379307.X有效
  • 肖翔;韩佰祥 - 深圳市华星光电半导体显示技术有限公司
  • 2019-05-08 - 2021-02-26 - H01L27/32
  • 一种显示面板,包括阵列基板、显示区、两侧边阵列栅极驱动电路、多个资料驱动电路、底部阵列栅极驱动电路。显示区,设置在所述阵列基板上。两侧边阵列栅极驱动电路设置在所述阵列基板上并且位于所述显示区两侧,在所述两侧边阵列栅极驱动电路之间连接有多个设置在阵列基板上的第一栅极线。多个资料驱动电路连接到所述阵列基板,且连接有多个资料线。底部阵列栅极驱动电路设置在所述阵列基板上并且位于所述显示区下方,在所述底部阵列栅极驱动电路上连接有多个第二栅极线,所述多个第二栅极线连接所述多个第一栅极线的中间段。所述显示面板添加底部阵列栅极驱动驱动电路,降低了大尺寸面板中间位置信号延迟。
  • 显示面板
  • [发明专利]反熔丝阵列的版图结构-CN202110791627.3在审
  • 王林 - 长鑫存储技术有限公司
  • 2021-07-13 - 2021-10-29 - H01L27/02
  • 本申请实施例提供一种反熔丝阵列的版图结构,所述反熔丝阵列的版图结构至少包括:阵列电路区和功能电路区;所述阵列电路区与所述功能电路区电连接;所述功能电路区位于所述阵列电路区的至少一侧,且所述阵列电路区的至少一侧位于所述版图结构的边缘;所述阵列电路区包括由反熔丝单元构成的反熔丝阵列,所述阵列电路区用于向所述功能电路区提供不同列地址下的反熔丝单元;所述功能电路区用于对所述不同列地址下的反熔丝单元执行熔断操作。
  • 反熔丝阵列版图结构
  • [发明专利]一种薄膜晶体管阵列基板的制作方法-CN201610596679.4在审
  • 洪光辉;龚强;陈归 - 武汉华星光电技术有限公司
  • 2016-07-26 - 2016-10-12 - G02F1/1333
  • 本发明提供一种薄膜晶体管阵列基板的制作方法,包括:在基板上分别制作薄膜晶体管阵列阵列基板行驱动电路阵列测试电路;将所述阵列测试电路分别与所述薄膜晶体管阵列阵列基板行驱动电路连接,并通过所述阵列测试电路对所述薄膜晶体管阵列阵列基板行驱动电路进行测试;以及完成测试后,切除所述阵列测试电路及其所在的基板区。本发明的制备方法中,在切割形成薄膜晶体管阵列基板之前,就对制备出的薄膜晶体管阵列阵列基板行驱动电路进行测试,有效避免因将不良的薄膜晶体管阵列基板制成液晶显示器而造成的资源浪费,同时,在对薄膜晶体管阵列基板测试完后,将阵列测试电路切除掉,使得液晶显示器的边框可以做的更窄。
  • 一种薄膜晶体管阵列制作方法
  • [发明专利]阵列测试垫与源极驱动电路设置相异侧的液晶显示面板-CN201110329877.1有效
  • 余建城 - 友达光电股份有限公司
  • 2011-10-24 - 2012-03-21 - G09G3/00
  • 本发明有关于液晶显示面板,包含一像素阵列,包含多个以阵列方式排列的像素;一源极驱动电路,设置于该像素阵列的第一侧,且耦接于该像素阵列,用以对所述像素提供影像数据或单元测试信号;一阵列测试电路,耦接于该像素阵列,用以对所述像素循序提供阵列测试信号;及一阵列测试垫,设置于该像素阵列的第二侧,且耦接于该源极驱动电路及该阵列测试电路,用以控制该源极驱动电路及该阵列测试电路,并对该阵列测试电路提供该阵列测试信号。该像素阵列的第一侧与该像素阵列的第二侧位于该像素阵列的相反二侧。本发明当集成电路垫的面积越做越小时,或是进行阵列测试所需的信号接点的数目越来越多时,液晶显示面板足以容纳更大的阵列测试垫。
  • 阵列测试驱动电路设置相异液晶显示面板
  • [发明专利]一种CMOS图像传感器的像素阵列读出结构-CN202111283729.0在审
  • 朱程举;尤六一;罗杰 - 成都善思微科技有限公司
  • 2021-11-01 - 2022-01-28 - H04N5/374
  • 本发明公开了一种CMOS图像传感器像素阵列的读出结构,包括CMOS图像传感器像素阵列和设置在所述CMOS图像传感器像素阵列上的积分器电路阵列;还包括电荷释放电路阵列,所述电荷释放电路阵列设置在远离所述积分器电路阵列的一侧,且所述电荷释放电路阵列中的电荷释放电路分别与所述CMOS图像传感器像素阵列中的列信号线电连接。本发明的目的在于提供一种CMOS图像传感器的像素阵列读出结构,通过在CMOS图像传感器像素阵列远离积分器电路阵列的一侧加入电荷释放电路阵列,使得将坏列中像素累积的电荷清除掉,从而使其不影响相邻的列。
  • 一种cmos图像传感器像素阵列读出结构
  • [发明专利]一种NOR型闪存式存储器-CN201310332165.4有效
  • 龙爽;陈岚;陈巍巍;杨诗洋;陈丽 - 中国科学院微电子研究所
  • 2013-08-01 - 2017-02-08 - G11C16/26
  • 本申请公开了一种NOR型闪存式存储器,包括存储单元阵列和外围电路;所述外围电路包括2P个行译码电路、2P个列译码电路和P个源线驱动电路;所述存储单元阵列包括P个双阵列单元,每个双阵列单元包括2个子阵列;P为正整数;所述子阵列与所述行译码电路通过字线一一对应连接;所述子阵列与所述列译码电路通过位线一一对应连接;每个双阵列单元对应一个所述源线驱动电路,所述子阵列通过源线连接于与所述子阵列所属的双阵列单元相对应的源线驱动电路本申请将存储单元阵列划分为偶数个子阵列,且每两个子阵列共用一个源线驱动电路。相对于现有技术,本申请减少了源线驱动电路的个数,从而减少了存储器的占用面积,解决了现有技术的问题。
  • 一种nor闪存存储器
  • [发明专利]非易失性半导体存储装置以及其控制方法-CN201410171573.0有效
  • 中山晶智;荒川秀贵 - 力晶科技股份有限公司
  • 2014-04-25 - 2017-10-24 - G11C16/24
  • 一非易失性存储器单元阵列被分为第一单元阵列以及第二单元阵列,页面缓冲电路设置于第一单元阵列以及第二单元阵列之间,且第二锁存电路设置于第一单元阵列的外缘区域,且页面缓冲电路通过第一单元阵列的总体位线连接至上述第二锁存电路控制数据写入至第一单元阵列或第二单元阵列是藉由在数据写入时,当写入数据被锁存于第二锁存电路中之后,通过第一单元阵列的总体位线将写入数据从第二锁存电路传送至页面缓冲电路。控制从第一单元阵列或第二单元阵列读取的数据输出至外部电路是藉由在数据读取时,通过第一单元阵列的总体位线将数据从页面缓冲电路传送至第二锁存电路
  • 非易失性半导体存储装置及其控制方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top