“间互联器”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果9231991个，建议您升级VIP下载更多相关专利

[发明专利]一种分层网络层间拓扑自动生成的方法及其装置-CN201710355100.X有效
发明人：何磊;赖小卿;余君 -专利权人：广东科学技术职业学院
申请日： 2017-05-22 - 公布日： 2020-06-16 - 主分类号： H04L12/24 文献下载
摘要：本发明提供一种分层网络层间拓扑自动生成的方法及其装置，该方法包括以下步骤：步骤一，在设备的层间互联接口自动发现对端接口的接口地址，并形成互联地址对；步骤二，将设备所有互联地址对，上报给本层网络的网络管理系统；步骤三，网络管理系统将本层所有的互联地址对上报给分层网络拓扑控制器；步骤四，分层网络拓扑控制器依次匹配相邻两层网络的互联地址对，确认设备的层间互联关系，所有相邻层次网络的互联地址对匹配完成后，即形成整个分层网络的层间拓扑；本发明通过自动生成分层网络的层间拓扑，避免了人工配置层间拓扑的复杂度和误差，增强了分层网络的管理能力，从而实现整网的、跨层面的网络自动管理和业务调度。
一种分层网络拓扑自动生成方法及其装置

[发明专利]IPRAN网络设备间链接关系确定方法及装置-CN201811485864.1有效
发明人：薛竹 -专利权人：中盈优创资讯科技有限公司
申请日： 2018-12-06 - 公布日： 2021-03-16 - 主分类号： H04L12/751 文献下载
摘要：本发明提供一种IPRAN网络设备间链接关系确定方法及装置，包括：利用链路层发现协议分析出路由器设备间的互联关系和端口互联信息；根据路由器设备间的互联关系和端口互联信息构建IPRAN网的二层拓扑结构；采集预定VLAN中的多个脱网路由器设备的配置文件，获取多个脱网路由器设备的接口IP地址；判断多个脱网路由器设备的接口IP地址间是否存在互掩关系，若是，则对接口IP地址互掩的脱网路由器设备的接口进行拼接关联出脱网路由器设备间的连接关系该方案可以有效地、准确地发现IPRAN网络设备间的链接关系。
ipran 网络设备链接关系确定方法装置

[发明专利]一种可实现多节点间互联与管理的云服务器架构-CN201310032723.5在审
发明人：王欢 -专利权人：浪潮电子信息产业股份有限公司
申请日： 2013-01-29 - 公布日： 2013-05-22 - 主分类号： H04L29/08 文献下载
摘要：本发明提供一种可实现多节点间互联与管理的云服务器架构，属于高密度计算服务器领域，其节点间存在互连通路,并可以实现带内外管理,其主要包含两个方面的内容：同一机箱内的多个节点之间可以通过千兆以太网交换模块互联；2）、云服务器的多个节点之间，可以同过互联的网络和实现各节点之间的带内外管理。该发明和现有技术相比，各节点间互联与管理，实现统一的功耗管理和风扇管理功能。
一种实现节点间互联管理服务器架构

[实用新型]一种八路互联装置-CN201720855528.6有效
发明人：唐雪飞;张胜 -专利权人：郑州云海信息技术有限公司
申请日： 2017-07-14 - 公布日： 2018-01-12 - 主分类号： G06F15/17 文献下载
摘要：本实用新型公开一种八路互联装置，涉及服务器硬件结构设计领域，其主要包括一互联支架和互联板，互联板固定在互联支架上，互联板上设置有上下两颗连接器，通过这两颗连接器分别连接一四路CPU板实现两个CPU板的信息通信；八通过压铆螺母、螺丝配合将整个互联板固定在互联支架上；互联支架的正面装配四颗手动螺丝，通过操作手动螺丝实现该八路互联装置在服务器中安装锁固或松开。本实用新型有效的缓解由于中背板变形较大造成的连接器对插不可靠的压力，使得连接器间的连接更可靠；极大减轻了中背板上连接器间的压力，减小了中背板的变形，提高了信号传输的可靠性和完整性，进而提高服务器的传输性能
一种八路装置

[发明专利]一种基于CHI片内互联总线与QPI片间互联总线互联适配系统和方法-CN201510092833.X有效
发明人：李仙辉;黄晓曦;罗玉明 -专利权人：福州瑞芯微电子股份有限公司
申请日： 2015-03-02 - 公布日： 2017-10-03 - 主分类号： G06F15/163 文献下载
摘要：本发明公开了一种基于CHI片内互联总线与QPI片间互联总线互联适配系统和方法，所述系统包括芯片，CHI片内互联总线和QPI片间互联总线；所述芯片包括链路层控制器，QPI agent模块，MAC控制器和多个CPU CORE；所述QPI agent模块用于在对CHI片内互联总线协议格式的数据进行片间cache一致性维护后，对目标CPU CORE发起访问命令。
一种基于 chi 片内互联总线 qpi 片间互联互联适配系统方法

[发明专利]多核处理器核间互联的方法-CN201310027650.0在审
发明人：汪健;王少轩;张磊;赵忠惠;陈亚宁;王宁 -专利权人：中国兵器工业集团第二一四研究所苏州研发中心
申请日： 2013-01-25 - 公布日： 2013-05-15 - 主分类号： G06F15/16 文献下载
摘要：本发明涉及一种多核处理器核间互联的方法，用于实现多核处理器的内核之间的芯片级的互联，多核处理器包括m块芯片，每块芯片上包括n个内核，其中m、n均为整数，该方法在芯片之间基于RapidIO物理层协议形成一m×n的mesh互联拓扑结构，互联拓扑结构包括与芯片一一对应连接的RapidIO核、与各个RapidIO核相连接的网络接口开关，芯片之间通过RapidIO核和网络接口开关形成串行总线。本发明的多核处理器核间互联的方法实现方便，易于芯片级的集成且使用效果较理想。
多核处理器核间互联方法

[发明专利]基于板间垂直互联印制板组件的设计方法及其焊接方法-CN202110570563.4有效
发明人：张涛;胡雅婷;赵少伟;何国华;李杨;杨非;曹洪志;王宇;陈雨;黄福清;向华 -专利权人：中国电子科技集团公司第二十九研究所
申请日： 2021-05-25 - 公布日： 2022-03-08 - 主分类号： H05K3/00 文献下载
摘要：本发明涉及电子装备领域，公开了一种基于板间垂直互联印制板组件的设计方法及其焊接方法，本发明对表贴连接器的印制板焊盘和焊膏印刷的网板开口进行特殊设计实现表贴连接器自定位，采用印制板防变形设计和防变形焊接夹具控制印制板加工和焊接过程的翘曲变形，实现基于板间垂直互联的印制板组件上表贴连接器精确定位和可靠焊接。本发明提供的基于板间垂直互联的印制板组件设计方法及焊接方法，解决了印制板组件上表贴连接器位置偏移，连接器倾斜、浮高和印制板翘曲变形等问题，从而提高了板间垂直互联的可实现性、可靠性。
基于垂直印制板组件设计方法及其焊接

[发明专利]互联裸芯的片间互联旁路系统及其通信方法-CN202110160495.4有效
发明人：魏敬和;黄乐天;肖志强;曹文旭;鞠虎;高营 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2021-02-05 - 公布日： 2023-03-10 - 主分类号： G06F15/78 文献下载
摘要：本发明涉及互联裸芯的片间互联旁路系统及其通信方法。互联裸芯的片间互联旁路系统，包括设置在互联裸芯内部的旁路通路、第一旁通控制器和第二旁通控制器，第一旁通控制器分别与互联裸芯的第一同步控制器和裸芯网络连接，第二旁通控制器分别与互联裸芯的第二同步控制器和裸芯网络连接，旁路通路分别与第一旁通控制器和第二旁通控制器连接，第一旁通控制器和第二旁通控制器用于数据需要跨当前的互联裸芯时将进入到其中一个的同步控制器中的数据通过旁路通路发送到另一个同步控制器上并输出到互联裸芯的外部该系统能实现绕裸芯传输，延迟短、跨裸芯传输效率高、能扩大裸芯的互联规模、电路结构简单、硬件开销小、可扩展性高、通信高效。
互联裸芯片间互联旁路系统及其通信方法

[发明专利]处理器的动态调度互联寄存器及调度数据的方法-CN201610685174.5有效
发明人：王东琳;郭阳;谢少林;刘子君;郭鹏 -专利权人：中国科学院自动化研究所
申请日： 2016-08-18 - 公布日： 2018-07-17 - 主分类号： G06F9/30 文献下载
摘要：本发明公开了一种处理器的动态调度互联寄存器及利用该动态调度互联寄存器调度数据的方法。其中，动态调度互联寄存器至少包括：至少一功能单元和至少一物理寄存器；其中，所述至少一功能单元的输出端口和所述动态调度互联寄存器的输入端口只绑定有一所述物理寄存器。本发明实施例通过功能单元的寄存器动态调度设计将复杂的互联网络简化。将原本的功能单元间复杂的数据选择，转移到属于同一个功能单元的寄存器之间的数据调度。这样，可以使功能单元间的互联网络变得精简，化长连线的数据选择为短距离的寄存器间数据调度，可以很大程度上的降低互联网络上的功耗，同时不影响运算器的功能和性能。
寄存器动态调度功能单元互联互联网络物理寄存器调度数据数据调度数据选择处理器输出端口输入端口运算器绑定功耗连线

[发明专利]集成电路模块间协同工作的验证系统及验证方法-CN202010438565.3有效
发明人：杨兵;李振;李春红 -专利权人：北京燧原智能科技有限公司
申请日： 2020-05-22 - 公布日： 2020-08-28 - 主分类号： G06F30/3308 文献下载
摘要：本发明实施例公开了一种集成电路模块间协同工作的验证系统及验证方法。该验证系统包括：激励模型、功能模拟模型、互联电路模型、存储器模型以及计分板，其中，互联电路模型用于根据互联电路配置信息实现被测电路中的主机电路模块和从机电路模块的互联功能；计分板用于根据操作期待值、主机操作实际值以及从机操作实际值，实现对主机电路模块和从机电路模块间协同工作的验证。采用上述集成电路模块间协同工作的验证系统，能够在无互联电路、存储器、上层集成连接线的条件下，能够高质量地完成被测电路的互联功能以及多模块协同工作能力的验证，使被测电路的问题可以更早地被发现和解决。
集成电路模块协同工作验证系统方法

[发明专利]验证多个芯片的方法、设备、介质和测试设备-CN202310244561.5在审
发明人：请求不公布姓名 -专利权人：上海壁仞智能科技有限公司
申请日： 2023-03-13 - 公布日： 2023-06-23 - 主分类号： G06F11/22 文献下载
摘要：该方法包括：配置测试设备所包括的多个片间互联接口，使得每个片间互联接口所配置的所在设备标识对应于待测互联拓扑中的一个芯片；响应于接收到关于从多个芯片中的源设备到目的地设备的片间互联请求，将数据包从多个片间互联接口中的第一片间互联接口发送至第二片间互联接口；以及确定所接收的数据包所指示的目的地设备的设备标识与第二片间互联接口所配置的所在设备标识之间的对应关系，以便基于所确定的对应关系验证从源设备到目的地设备的片间互联传输状态。本发明能够即便针对芯片集群的多芯片的互联进行验证，也能够在显著降低验证所需资源消耗的同时，兼顾验证灵活度。
验证芯片方法设备介质测试

[发明专利]一种基于连接器扩展FPGA互联IO的编译系统及方法-CN201911239475.5有效
发明人：张吉锋;李川;李海宏 -专利权人：上海国微思尔芯技术股份有限公司
申请日： 2019-12-06 - 公布日： 2021-07-16 - 主分类号： G06F13/38 文献下载
摘要：本发明公开了一种基于连接器扩展FPGA互联IO的编译系统及方法，所述系统包括：连接器设置管理模块，用于给用户提供一个设置界面，并给用户用来设置单个FPGA开发板或多个FPGA开发板连接器间连接设置管理功能；时分复用TDM模块，采用同一物理连接的不同时段来传输不同的信号；时分复用TDM插入模块，用于用户插入时分复用TDM模块，针对用户设计，根据用户设置的互联线的数量，以所有互联信号都通过TDM传递的方式，自动生成互联模块；接口分配模块，根据连接器设置管理模块的结果，用于给用户提供自动匹配连接器接口的功能，使用属于各个FPGA的连接器，扩展FPGA之间互联IO的数量，从而突破了FPGA间需要使用板内互联线的限制
一种基于连接器扩展 fpga 互联 io 编译系统方法

[发明专利]一种基于2DTorus网络拓扑架构的服务器设计方法-CN201510027196.8有效
发明人：王磊 -专利权人：浪潮电子信息产业股份有限公司
申请日： 2015-01-20 - 公布日： 2017-11-03 - 主分类号： H04L12/24 文献下载
摘要：本发明提供一种基于融合和2D Torus网络拓扑架构的服务器设计方法，在基于2D Torus网络拓扑的新型服务器系统架构中，计算节点间通过基于2D Torus网络拓扑进行互联，互联后每个计算节点分别由5条链路与系统中的其他相邻节点进行互联，这样不但降低了节点间访问的传输时延，而且增强了节点间互联的冗余度，有效避免当出现单个节点故障后，造成其他节点将无法访问到与故障节点单元相连接的其他节点单元，不会影响整个计算机系统的连通性和稳定性
一种基于 dtorus 网络拓扑架构服务器设计方法

[发明专利]一种基于FPGA可编程逻辑门阵列的多核处理器系统-CN201410155144.4无效
发明人：才华;吴剑飞;杨勇;曲福恒;韩太林;刘俊杰 -专利权人：长春理工大学
申请日： 2014-04-17 - 公布日： 2014-07-30 - 主分类号： G06F15/16 文献下载
摘要：一种基于FPGA可编程逻辑门阵列的多核处理器系统，属于半导体芯片技术领域。包括FPGA芯片和外围电路芯片，他们通过板间互联总线连接；FPGA芯片包括SDRAM控制器二等，SDRAM控制器二与其他部分通过I/O总线互联；处理器通过资源网络接口与路由器连接；网络控制器与I/O总线连接；路由器通过片内互联总线进行互联，并于PFGA芯片内进行网络拓扑结构拓展；相邻FPGA芯片的路由器通过板间互联总线连接；外围电路芯片包括SD卡等，SD卡通过数据线与SD卡控制器连接；SDRAM控制器一通过数据线与SDRAM控制器连接；网络控制器与I/O总线连接。
一种基于 fpga 可编程逻辑门阵列多核处理器系统

[发明专利]一种高端容错计算机节点互联系统及实现方法-CN201810311007.3在审
发明人：邹晓峰;刘同强;周玉龙 -专利权人：郑州云海信息技术有限公司
申请日： 2018-04-09 - 公布日： 2018-09-07 - 主分类号： G06F15/173 文献下载
摘要：本发明公开一种高端容错计算机节点互联系统及实现方法，涉及计算技术领域，根据实际应用情况将单节点内部的CPU利用节点控制芯片的接口互联，再将单节点利用节点控制芯片的接口互联，组成多路系统，将多路系统分组，每组多路系统间利用节点控制芯片的接口互联，根据实际应用情况将多组多路系统划分为成套系统，并利用节点控制芯片的接口完成成套系统的互联；本发明满足高端容错计算机处理器规模增大带来的节点间通信带宽需求，节点之间可以通过高速全双工接口互联，可通过光纤传输，不需要网络控制器转发，降低通信延迟，大大提高系统的性能。
节点控制芯片多路系统高端容错计算机互联成套系统节点互联单节点计算技术领域节点间通信全双工接口网络控制器带宽需求光纤传输通信延迟处理器应用转发分组

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条