“G06F15/17”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果1890个，建议您升级VIP下载更多相关专利

[发明专利]可切换拓扑机器-CN201780059323.X有效
发明人： W·J·布泰拉;S·C·小斯蒂利;R·J·迪施勒 -专利权人：英特尔公司
申请日： 2017-10-24 - 公布日： 2023-10-27 - 主分类号： G06F15/173 文献下载
摘要：实施例涉及包括管芯上的多个处理器分片的计算设备，该多个处理器分片可以具有多个可切换拓扑。计算设备的拓扑可以包括一个或多个虚拟电路。虚拟电路可以包括多个处理器分片。拓扑的虚拟电路的处理器分片可以包括配置向量，以控制处理器分片与相邻处理器分片之间的连接。计算设备的第一拓扑可以对应于程序的计算的第一阶段，并且计算设备的第二拓扑可以对应于程序的计算的第二阶段。可以描述和/或要求保护其他实施例。
切换拓扑机器

[发明专利]一种简化相控阵列多芯片同步配置方法-CN202010914565.6有效
发明人：俞天成;李薇;兰冰;聂辉;刘东栋 -专利权人：浙江集速合芯科技有限公司
申请日： 2020-09-03 - 公布日： 2023-10-27 - 主分类号： G06F15/177 文献下载
摘要：本发明涉及一种简化相控阵列多芯片同步配置方法。在该相控阵中包括主芯片和从芯片，本发明中的从芯片地址脚数量有多个，其决定主芯片所能访问的从芯片的数量。主芯片用广播方式把寻址信息发送到所有从芯片，只有片地址匹配的从芯片才会响应后续的寄存器地址和配置值，同时本发明给出了四种写配置模式和两种读配置模式，依据上述价格和配置模式，本发明可以降低相控阵系统芯片控制线布局布线难度，同时实现多芯片同步配置的功能。
一种简化相控阵芯片同步配置方法

[发明专利]边缘异构系统间通信方法及使用该方法的边缘异构系统-CN202310922532.X在审
发明人：廖俊平 -专利权人：南京瀚元科技有限公司
申请日： 2023-07-26 - 公布日： 2023-10-24 - 主分类号： G06F15/173 文献下载
摘要：本发明通信技术领域，具体涉及边缘异构系统间通信方法及使用该方法的边缘异构系统。在异构系统中使了一种中断加专用共享内存的方式完成了异构系统中的大量数据交互，系统双方都在中断中完成对数据接收，而将数据的处理放到中断外。将中断内处理的内容减少到最低，以减低双方系统的中断延迟，依靠核间通信的异构系统降低了临界资源访问时长和频度，提升了系统的实时性，满足系统的高实时性的要求；同时基于这种高效的通信方式，将无法人机双向交互的裸核系统的交互系统统一到OS系统。减少了裸核系统开发shell导致资源开销增大，实时性降低的问题；这样极大的方便了裸核系统的调试开发手段，以及提升了系统的运维能力，保持了裸核系统的高实时性。
边缘系统通信方法使用

[发明专利]一种连接信号分组方法-CN202310822151.4在审
发明人：邵中尉;张吉锋;周思远 -专利权人：上海思尔芯技术股份有限公司
申请日： 2023-07-05 - 公布日： 2023-10-24 - 主分类号： G06F15/173 文献下载
摘要：本发明公开了一种连接信号分组方法，包括：将电路中所有FPGA之间的连接信号根据FPGA之间的交互作用进行两两分对，其中，每一对FPGA中包括在当前对FPGA之间进行交互的所有连接信号；根据每个连接信号的驱动节点所处FPGA的位置进行连接信号的方向分类，将每一对FPGA之间的所有连接信号分为不同传输方向的两类；利用贪婪选择法分别对每一对FPGA中相同方向的连接信号进行分组，使得分组后的每一组连接信号能够共用一根物理连线。本发明利用贪婪选择法实现信号分组，能够针对FPGA内die的任意拓扑结构场景实现连接信号的合理分组，减少因分组引起的信号延时大小，且信号的时序性能更好。
一种连接信号分组方法

[发明专利]数据传输方法、装置、电子设备及计算机可读存储介质-CN202311189696.2在审
发明人：徐小海;袁尧;靳慧杰;于永庆 -专利权人：湖北芯擎科技有限公司
申请日： 2023-09-15 - 公布日： 2023-10-24 - 主分类号： G06F15/173 文献下载
摘要：本申请实施例公开了一种数据传输方法、装置、电子设备及计算机可读存储介质，应用于多域系统级芯片SOC中。该方法包括：接收第一域向第二域进行第一通信数据的第一传输指令；多域系统级芯片SOC包括所述第一域和所述第二域；根据所述第一域的虚拟网络接口将所述第一通信数据写入至所述多域系统级芯片SOC的共享内存中；开启所述第二域的高精度定时器；根据所述第二域的高精度定时器对写入至所述共享内存中的第一通信数据进行轮询读取；根据所述第二域的虚拟网络接口将轮询读取的第一通信数据传输至所述第二域中，进而可以在多域系统级芯片SOC缺少内部以太网模块IP的情况前提下，高效的进行跨域之间的网络通信，减轻了CPU的负荷。
数据传输方法装置电子设备计算机可读存储介质

[发明专利]一种基于ARM+FPGA嵌入式异构架构的交互式振动消除应力系统的设计方法-CN202310967825.X在审
发明人：李念强;岳炳臣;刘英杰;孔祥灿 -专利权人：济南大学
申请日： 2023-08-03 - 公布日： 2023-10-24 - 主分类号： G06F15/177 文献下载
摘要：本发明提供一种基于ARM+FPGA嵌入式异构架构的交互式振动消除应力系统的设计方法，该系统设计的方法可以实现高效并行数据处理、节省系统资源、提高运算速度。包括用于操控振动时效处理与时效分析的ARM处理器，其所述ARM处理器的输入端连接有用于监控激振器电流的电流监测模块、用于测量激振器电机转速的电机测速模块、用于进行人机交互控制的软件交互模块、用于对加速度数据进行频谱分析的FPGA硬件加速，所述ARM处理器的输出端连接有用于控制激振器电机转速的IGBT驱动模块、用于显示时效处理效果和时效分析结论的软件交互模块，所述IGBT驱动模块的输出端连接有用于进行振动时效的激振器，所述激振器的输出端连接有用于监控激振器电流的电流监测模块、用于测量激振器电机转速的电机测速模块，所述FPGA硬件加速的输入端连接有用于采集加速度数据的加速度采集模块，所述加速度采集模块的输入端有连接用于获取加速度的加速度传感器。
一种基于 arm fpga 嵌入式构架交互式振动消除应力系统设计方法

[发明专利]一种基于混合互连架构的众核处理器-CN201910344889.8有效
发明人：余宁梅;马文恒;王萌;靳鑫;盛启隆;孙嘉鸿 -专利权人：西安理工大学
申请日： 2019-04-26 - 公布日： 2023-10-24 - 主分类号： G06F15/173 文献下载
摘要：本发明公开了一种基于混合互连架构的众核处理器，包括若干个核心，若干个核心连接构成横纵网络，每个核心通过传输路由与该核心在横纵网络中相邻的其它核心连接进行横向或纵向数据传输，用以高效实现网络通讯，每个核心还分别与该核心在横纵网络中相邻的其它核心直接连接进行数据传输，用以加速数据传输。本发明一种基于混合互连架构的众核处理器，能够实现众核处理器中所有核心的数据缓存全局共享，并能够将不同核心间的数据实现交互用以减少网络冗余。
一种基于混合互连架构处理器

[发明专利]3D数据处理单元中的空间分布-CN202280015941.5在审
发明人： J·达斯蒂达 -专利权人：赛灵思公司
申请日： 2022-02-17 - 公布日： 2023-10-20 - 主分类号： G06F15/173 文献下载
摘要：本文中的实施方案描述了使用多个层将计算、存储或网络功能件空间地分布在三个维度中的3D SmartNIC。即，与可以在2D中执行加速功能件的当前SmartNIC不同，3D Smart可以跨多个堆叠层分布这些功能件，其中每个层可以与其他层直接或间接地通信。
数据处理单元中的空间分布

[发明专利]用于有效存储器屏障的推测性远程存储器操作跟踪-CN202310201258.7在审
发明人： R·H·M·汪;D·巴塔查里亚;M·A·帕克;W·A·甘地 -专利权人：辉达公司
申请日： 2023-02-27 - 公布日： 2023-10-20 - 主分类号： G06F15/173 文献下载
摘要：本公开涉及用于有效存储器屏障的推测性远程存储器操作跟踪。各种实施例包括用于在多处理器计算系统中执行推测性远程存储器操作跟踪的技术。常规上，计算系统的处理器和其他组件之间的数据传输需要存储器同步操作，以在数据从目的地传输到请求源之前确定数据是有效的和一致的。随着计算系统中组件数量的增加，用于执行这些存储器同步操作的现有技术越来越低效，特别是对于远程存储器操作。所公开的技术跟踪远程存储器操作并推测性地执行这些存储器同步操作。结果，给定的存储器同步操作通常在相应的远程存储器操作到达目的地之前完成，导致复杂计算系统中远程存储器操作的效率和性能的提高。
用于有效存储器屏障推测远程操作跟踪

[发明专利]拓扑结构的识别装置及服务器-CN202311169400.0在审
发明人：陈重佑;高名铎 -专利权人：苏州浪潮智能科技有限公司
申请日： 2023-09-12 - 公布日： 2023-10-20 - 主分类号： G06F15/173 文献下载
摘要：本发明涉及PCIe拓扑结构技术领域，公开了拓扑结构的识别装置及服务器，该识别装置包括：第一开关电路，被配置为与第一交换机的级联接口相连，第二开关电路，被配置为与第二交换机的切换接口相连；第一扩展电路，被配置为与第一处理器的接口相连，第二扩展电路，被配置为与第二处理器的接口相连；第一开关电路与切换接口相连、或不与切换接口相连时，第一开关电路分别输出不同的电平状态；第二开关电路与第一扩展电路相连、或与第二扩展电路相连时，第二开关电路分别输出不同的电平状态。本发明利用两个开关电路的电平状态，即可方便快速地确定当前拓扑结构的模式，可以节省人力资源以及时间成本的消耗。
拓扑结构识别装置服务器

[发明专利]一种FPGA芯片、透传方法、逻辑测试模块和方法-CN202310682776.5有效
发明人：粟鑫 -专利权人：芯动微电子科技（珠海）有限公司
申请日： 2023-06-09 - 公布日： 2023-10-20 - 主分类号： G06F15/17 文献下载
摘要：本发明涉及芯片技术领域，提供了一种FPGA芯片、透传方法、逻辑测试模块和方法。其中所述FPGA芯片包括第一串行接口、第一控制模块、第二控制模块和第二串行接口；所述第一控制模块还与上级FPGA芯片连接，所述第二控制模块与下级FPGA芯片连接，实现读写命令的透传；所述第一串行接口与上级FPGA芯片的相应串行接口连接，所述第二串行接口与下级FPGA芯片的相应串行接口连接，实现读写数据的透传。本发明能够支持测试向量的向量深度扩展，进而根据测试需求进行相应的深度扩展，且在进行向量深度扩展的同时，无需对寻址逻辑进行改动，而是通过各FPGA芯片内部的寻址逻辑实现数据的透传，从而增加了扩展的灵活性。
一种 fpga 芯片方法逻辑测试模块

[发明专利]神经网络数据替换-CN202280014202.4在审
发明人： P·拉玛尼;A·明金;A·卡茨;徐阳;R·卡欣斯凯 -专利权人：辉达公司
申请日： 2022-09-26 - 公布日： 2023-10-13 - 主分类号： G06F15/177 文献下载
摘要：提出了用于执行一个或更多个操作的装置、系统和技术。在至少一个实施例中，使得将由一个或更多个神经网络使用的一个或更多个数据值被一个或更多个无效数据值所替换。
神经网络数据替换

[发明专利]数据处理方法、装置、设备及存储介质-CN202311141816.1在审
发明人：刘伟;沈艳梅;宿栋栋 -专利权人：苏州浪潮智能科技有限公司
申请日： 2023-09-06 - 公布日： 2023-10-13 - 主分类号： G06F15/173 文献下载
摘要：本发明涉及计算机技术领域，公开了一种数据处理方法、装置、设备及存储介质，应用于计算服务器，包括：通过计算服务器向计算设备下发目标计算任务，目标计算任务中包括待计算源数据的资源占用信息及远程直接地址访问请求；接收计算设备基于目标计算任务上报的反馈信息，反馈信息包括用于存储待计算源数据的第一存储地址以及用于存储计算结果数据的第二存储地址；基于反馈信息将待计算源数据存储于第一存储地址中，以使计算设备基于待计算源数据进行数据计算；当接收到计算设备基于待计算源数据所上报的计算完成信息时，从第二存储地址中读取计算结果数据；本发明可以可减少类似数据拷贝的操作，大幅提高数据传输效率。
数据处理方法装置设备存储介质

[发明专利]基于AXI协议的传输信息匹配方法、装置、芯片及介质-CN202310523693.1在审
发明人：崔昭华 -专利权人：太初（无锡）电子科技有限公司
申请日： 2023-05-10 - 公布日： 2023-10-13 - 主分类号： G06F15/173 文献下载
摘要：本发明公开了基于AXI协议的传输信息匹配方法、装置、芯片及介质，包括：在主节点与从节点进行写传输的过程中，通过主节点将AXI ID写入至写数据通道的预设位置中；通过从节点根据写数据通道的预设位置获取AXI ID，并根据AXI ID对主节点与从节点分别对应的传输信息进行匹配；在主节点与从节点进行读传输的过程中，通过主节点将读地址通道信号进行合并得到传输标识符，并将传输标识符发送至从节点；通过从节点接收传输标识符，并根据传输标识符对主节点与从节点分别对应的传输信息进行匹配。本发明实施例的技术方案可以降低主从节点传输信息匹配过程的复杂度，提高传输信息匹配效率。
基于 axi 协议传输信息匹配方法装置芯片介质

[发明专利]一种控制方法、装置及电子设备-CN202310612912.3在审
发明人：王多 -专利权人：联想（北京）有限公司
申请日： 2023-05-26 - 公布日： 2023-10-10 - 主分类号： G06F15/17 文献下载
摘要：本申请公开了一种控制方法、装置及电子设备，该方法包括：获得电子设备的运行数据，电子设备包括有第一图形处理器和第二图形处理器，第一图形处理器集成设置在电子设备的主板，第二图形处理器与主板之间具有第一通信通道；基于运行数据控制第一通信通道的电源状态，以控制第二图形处理器的运行模式；基于运行模式控制电子设备的显示器显示输出第一图形处理器和/或第二图形处理器的处理结果，其中，第二图形处理器与显示器之间具有第二通信通道。如此，不需要专门的软件进行第一图形处理器和第二图形处理器的切换，兼容性强；且第二图形处理器的处理结果通过第二通信通道直接输出至电子设备的显示器，从而处理结果稳定性较好，延迟性较低。
一种控制方法装置电子设备

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 1890 条