“逻辑电路”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1610346个，建议您升级VIP下载更多相关专利

[发明专利]用于随机修改逻辑电路的消耗分布的方法以及相关设备-CN201811199071.3有效
发明人： A·萨拉菲亚诺斯;T·奥达斯;Y·林格 -专利权人：意法半导体(鲁塞)公司
申请日： 2018-10-15 - 公布日： 2023-08-04 - 主分类号： G06F21/72 文献下载
摘要：本公开的实施例涉及用于随机修改逻辑电路的消耗分布的方法以及相关设备。在一个实施例中，电路包括电源端子、参考端子、逻辑电路和辅助电路，逻辑电路被耦合在电源端子和参考端子之间，辅助电路被耦合到逻辑电路。辅助电路包括多个开关，该多个开关被配置为受控制以产生随机标准。每个随机标准在逻辑的输出信号的每次转换时引起在电路的电源端子和电路的参考端子之间流动的电流的衰减；或者在电路的电源端子和电路的参考端子之间流动的电流的增加；或者在没有通过电源端子的电流路径上流过逻辑电路的附加电流；或者在电路的电源端子和电路的参考端子之间流动的电流的不改变。
用于随机修改逻辑电路消耗分布方法以及相关设备

[发明专利]旁路控制模块与网络管理装置和方法-CN200810131425.0无效
发明人：吴亨加;王俊钦 -专利权人：英业达股份有限公司
申请日： 2008-07-10 - 公布日： 2010-01-13 - 主分类号： H04L12/24 文献下载
摘要：本发明公开了一种旁路控制模块与网络管理装置和方法，该旁路控制模块包括逻辑电路与条件电路。逻辑电路依据网络系统所接收的系统电源的状态和至少一第一控制信号的状态而产生逻辑输出信号。而条件电路则耦接逻辑电路，且该条件电路用以输出条件信号，并且依据逻辑输出信号的状态而决定条件信号的状态。上述网络系统则依据逻辑电路的状态而选择数据传输路径其中之一进行数据的传输。
旁路控制模块网络管理装置方法

[发明专利]侦测时脉信号之间峰值相位误差的方法及装置-CN201010149755.X有效
发明人：凡妮莎·S·坎尼克 -专利权人：威盛电子股份有限公司
申请日： 2010-04-15 - 公布日： 2010-09-15 - 主分类号： H03L7/085 文献下载
摘要：一种侦测时脉信号之间峰值相位误差的方法及装置，峰值相位误差侦测电路包括相位误差逻辑电路以及延迟及暂存逻辑电路。相位误差逻辑电路提供相位差异脉冲信号，相位差异脉冲信号包含指示一对时脉信号的选择边缘之间的时差的至少一差异脉冲。延迟及暂存逻辑电路接收相位差异脉冲信号以及提供表示该对时脉信号之间的峰值相位误差的峰值相位误差值。延迟及暂存逻辑电路包括延迟线及暂存逻辑电路，延迟线包括多个延迟单元以及多个接头。暂存逻辑电路对应差异脉冲的持续时间暂存每一接头的状态以提供多个延迟位。每一延迟位维持设定直到被重置，所以最长的相位差异脉冲信号被暂存以提供此峰值相位误差。
侦测信号之间峰值相位误差方法装置

[发明专利]侦测时脉信号之间峰值相位误差的方法及装置-CN201210038764.0有效
发明人：凡妮莎·S·坎尼克 -专利权人：威盛电子股份有限公司
申请日： 2010-04-15 - 公布日： 2012-07-25 - 主分类号： H03L7/085 文献下载
摘要：一种侦测时脉信号之间峰值相位误差的方法及装置，峰值相位误差侦测电路包括相位误差逻辑电路以及延迟及暂存逻辑电路。相位误差逻辑电路提供相位差异脉冲信号，相位差异脉冲信号包含指示一对时脉信号的选择边缘之间的时差的至少一差异脉冲。延迟及暂存逻辑电路接收相位差异脉冲信号以及提供表示该对时脉信号之间的峰值相位误差的峰值相位误差值。延迟及暂存逻辑电路包括延迟线及暂存逻辑电路，延迟线包括多个延迟单元以及多个接头。暂存逻辑电路对应差异脉冲的持续时间暂存每一接头的状态以提供多个延迟位。每一延迟位维持设定直到被重置，所以最长的相位差异脉冲信号被暂存以提供此峰值相位误差。
侦测信号之间峰值相位误差方法装置

[实用新型]用于无线传感网络的无线数据收发器-CN201120147136.7有效
发明人：赵勇;刘钢;袁晖 -专利权人：惠州紫旭科技有限公司
申请日： 2011-05-10 - 公布日： 2012-01-18 - 主分类号： H04B1/38 文献下载
摘要：本实用新型公开了用于无线传感网络的无线数据收发器，包括不同频段的n条天线、第一控制逻辑电路以及第二控制逻辑电路等，n为大于2的自然数；DSP处理器设置有参考时钟输入单元、HPI接口和主复位输入单元；每条天线通过一个无线模块与第一控制逻辑电路相连，第一控制逻辑电路与数据地址总线相接，晶振单元与参考时钟输入单元相接，主复位输入单元与看门狗电路相接，HPI接口与微处理器单元相接，数据地址总线还与数据和程序扩展存储器、第二控制逻辑电路外接，第二控制逻辑电路分别与高速接口本无线数据收发器可设置多条天线，第一控制逻辑电路实现不同天线的切换，使得本实用新型具备多摸收发数据的功能，经济适用。
用于无线传感网络无线数据收发

[发明专利]一种现场可编程门阵列装置与其查找、设置和初始化方法-CN202211740489.7在审
发明人：李新兵;张磊 -专利权人：上海芯联芯智能科技有限公司
申请日： 2022-12-30 - 公布日： 2023-03-14 - 主分类号： G06F30/30 文献下载
摘要：一种现场可编程门阵列装置与其查找、设置和初始化方法，可以快速配置现场可编程门阵列装置内部的逻辑电路单元的端口与衬垫之间的连接关系。该装置包括：具有连接关系的多个逻辑电路单元；所述多个逻辑电路单元实现了待验证芯片的功能；所述多个逻辑电路单元中的任一逻辑电路单元具有至少一个端口；用于将至少一个逻辑电路单元连接到外部电路的多根管脚；分别与所述多根管脚连接的多个衬垫
一种现场可编程门阵列装置与其查找设置初始化方法

[发明专利]分频器-CN201110065799.9有效
发明人：蔡明达 -专利权人：联发科技股份有限公司
申请日： 2011-03-18 - 公布日： 2011-09-28 - 主分类号： H03K23/00 文献下载
摘要：所述分频器包括多个逻辑电路块，每一逻辑电路块更包括多个控制端；其中，所述多个逻辑电路块中的一个逻辑电路块的至少一个控制端用于接收具有第一占空比的输入时钟信号，所述逻辑电路块的其余的控制端中的至少一个控制端以正反馈的方式耦接至另一个逻辑电路块上述分频器可直接产生占空比不同于输入时钟信号的占空比的输出时钟信号，从而不需要使用时钟门控电路。
分频器

[发明专利]平台即服务云端服务器及其机器学习数据处理方法-CN201711247838.0有效
发明人：詹凯元 -专利权人：财团法人资讯工业策进会
申请日： 2017-12-01 - 公布日： 2023-05-30 - 主分类号： G06N20/00 文献下载
摘要：PaaS云端服务器接收机器学习应用程序资源要求，并据以判断可用的逻辑电路对象。PaaS云端服务器建立数据压缩储存服务对象，并配对数据压缩储存服务对象与逻辑电路对象。PaaS云端服务器根据数据压缩储存服务服务对象与逻辑电路对象的配对，将机器学习数据输入至逻辑电路对象对应的FPGA电路的部分逻辑电路，俾部分逻辑电路压缩并储存机器学习数据。
平台服务云端服务器及其机器学习数据处理方法

[发明专利]一种固态功率控制器-CN202310855392.9在审
发明人：刘伟东;高晓琳;祝天荣;刘孟卓;刘宁;雷怡文 -专利权人：北京市科通电子继电器总厂有限公司
申请日： 2023-07-12 - 公布日： 2023-10-20 - 主分类号： H02M1/00 文献下载
摘要：本申请涉及供电装置的技术领域，尤其是涉及一种固态功率控制器，其包括信号接收电路、控制电路、通道电路和CPLD逻辑电路，所述信号接收电路连接于所述控制电路，所述控制电路连接于所述CPLD逻辑电路，所述CPLD逻辑电路连接于所述通道电路；所述信号接收电路用于接收上位机发送的控制信号并将所述控制信号传输至所述控制电路；所述控制电路用于接收所述控制信号并做出对应控制；所述CPLD逻辑电路用于根据所述控制电路的信号控制所述通道电路；所述通道电路在所述CPLD逻辑电路的控制下输出电压。
一种固态功率控制器

[发明专利]半导体器件-CN200710108266.8无效
发明人：山口德志 -专利权人：松下电器产业株式会社
申请日： 2007-06-07 - 公布日： 2007-12-12 - 主分类号： G01R31/26 文献下载
摘要：一种半导体器件，配备有：逻辑电路，如存储器；自测试电路，用于自测试逻辑电路；关键路径，定义为直到逻辑电路；测试路径，定义为从自测试电路直到逻辑电路；延迟电路，在测试路径上提供，为其设定与关键路径的延迟值相同的延迟值；以及选择/输出电路，用于选择经由关键路径输入的信号、以及经由测试路径输入的另一个信号中的任意一个，并且输出选择的信号。
半导体器件

[发明专利]一种基于硬件配置的反时限逻辑保护系统-CN202211518962.7在审
发明人：李培;端木宇翔;唐成江;倪丹;晋娜;黄冬艳;孙浩;刘鑫;冯玉萍 -专利权人：成都霍睦斯电气有限公司;上海核工程研究设计院有限公司
申请日： 2022-11-30 - 公布日： 2023-03-21 - 主分类号： H02H9/04 文献下载
摘要：本发明涉及一种基于硬件配置的反时限逻辑保护系统，包括负载、信号采集模块、反时限控制逻辑电路、告警模块以及干扰抑制模块，所述信号采集模块的输出端与所述反时限控制逻辑电路的输入端连接，所述干扰抑制模块设置在所述反时限控制逻辑电路的输入端，所述反时限控制逻辑电路的输出端与所述告警模块的输入端连接，其中：所述信号采集模块用于采集负载回路中的电信号；所述反时限控制逻辑电路中设置有RC积分电路，通过该RC积分电路将所述电信号转换为控制信号；所述告警模块用于根据所述控制信号生成并输出告警信号其中反时限控制逻辑电路是通过RC充放电积分函数关系实现反时限功能。
一种基于硬件配置时限逻辑保护系统

[发明专利]基于化合物的纯耗尽型逻辑电路及复合逻辑电路-CN202111676412.3在审
发明人：刘石生;黄伟 -专利权人：深圳市晶准通信技术有限公司
申请日： 2021-12-31 - 公布日： 2022-03-11 - 主分类号： H03K19/20 文献下载
摘要：一种基于化合物的纯耗尽型逻辑电路及复合逻辑电路，属于半导体领域，通过电平转换电路接入输入信号，并对输入信号进行分压和电平位移，以输出第一逻辑信号；反相电路基于耗尽型HEMT晶体管对第一逻辑信号进行反相，以输出第二逻辑信号；反相电路由单电源供电；故简化了基于化合物的纯耗尽型逻辑电路的外围电源电路。
基于化合物耗尽逻辑电路复合

[实用新型]纯耗尽型逻辑电路及反相器、跟随器、复合逻辑电路-CN202123452034.9有效
发明人：刘石生;黄伟 -专利权人：深圳市晶准通信技术有限公司
申请日： 2021-12-31 - 公布日： 2022-07-15 - 主分类号： H03K19/20 文献下载
摘要：一种纯耗尽型逻辑电路及复合逻辑电路，属于半导体领域，通过电平转换电路接入输入信号，并对输入信号进行分压和电平位移，以输出第一逻辑信号；反相电路基于耗尽型HEMT晶体管对第一逻辑信号进行反相，以输出第二逻辑信号；反相电路由单电源供电；故简化了基于化合物的纯耗尽型逻辑电路的外围电源电路。
耗尽逻辑电路反相器跟随复合

[发明专利]用于纳米级状态机器、纳米级流水线、以及其他纳米级电子电路的纳米级锁存器和阻抗编码逻辑-CN200580037003.1有效
发明人： G·S·斯尼德尔;P·J·屈克斯 -专利权人：惠普开发有限公司
申请日： 2005-10-14 - 公布日： 2007-10-03 - 主分类号： G11C13/00 文献下载
摘要：本发明的各个实施例涉及实现和使用存储逻辑状态的阻抗编码纳米级的阻抗编码锁存器(405，408，302－305)，其将采用阻抗驱动逻辑的纳米级电子电路中的阻抗状态存储为逻辑值。在一些特定实施例中，与采用阻抗驱动逻辑的纳米级电子电路一起使用纳米级阻抗编码锁存器，避免了沿串联级联逻辑电路的电压余量的累积退化并提供了临时存储中间逻辑值，实现了由纳米线交叉实现的逻辑电路通过纳米级阻抗编码锁存器实际上互连到由其他纳米线交叉实现的逻辑电路，从而实现复杂的纳米级逻辑电路流水线、基于纳米级逻辑电路的状态机器(1200)、以及具有各种不同互连拓扑和相应功能的其他复杂逻辑器件。
用于纳米状态机器流水线以及其他电子电路级锁存器阻抗编码逻辑

[其他]半导体集成电路/系统-CN86106824无效
发明人：肯尼斯·奥斯汀 -专利权人：皮尔金顿微电子技术有限公司
申请日： 1986-09-10 - 公布日： 1987-06-03 - 主分类号： H01L27/00 文献下载
摘要：每个可组合半导体集成电路的成品具有在分离位置上形成的多个逻辑电路。对于每个逻辑电路，可选择的直接导通/不导通的连接通路，以自其输出到另一个逻辑电路的第一组输入而其输入又来自另一个逻辑电路的第二组输出的方式扩展。所有逻辑电路的全部组各不相同。
半导体集成电路系统