“芯片层”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2888284个，建议您升级VIP下载更多相关专利

[发明专利]多芯片封装结构、制造方法以及电子设备-CN202080106852.2在审
发明人：李珩;张晓东;王晶;左文明;张娟;周旭 -专利权人：华为技术有限公司
申请日： 2020-10-28 - 公布日： 2023-07-18 - 主分类号： H01L27/146 文献下载
摘要：一种多芯片封装结构(300，400，500，600)、制造方法以及电子设备，能够提高多芯片封装的灵活性，以进一步实现电子器件封装的小型化。该封装结构(300，400)中从上至下依次包括：第一裸芯片层(301)、第二裸芯片层(302)以及第三裸芯片层(303)；第一裸芯片层(301)和第二裸芯片层(302)之间设置有多个混合键合结构(305)；第二裸芯片层(302)中设置有多个贯穿第二裸芯片层(302)的TSV(307)，第三裸芯片层(303)和第二裸芯片层(302)之间设置有多个焊料凸点(306)。
芯片封装结构制造方法以及电子设备

[发明专利]芯片封装结构及封装方法-CN201910880284.0在审
发明人：林耀剑;邹莉;刘硕;陈建;陈雪晴;周莎莎 -专利权人：江苏长电科技股份有限公司
申请日： 2019-09-18 - 公布日： 2021-03-19 - 主分类号： H01L23/367 文献下载
摘要：本发明涉及的一种芯片封装结构及封装方法，包括芯片及背金层，所述芯片包括相对设置的芯片第一表面与芯片第二表面，所述背金层覆盖所述芯片第二表面，且所述背金层包括靠近所述芯片的背金层第一表面及远离所述芯片的背金层第二表面，所述背金层内开设有至少一个开口槽，所述开口槽在朝向所述芯片的方向上贯穿所述背金层，且至少部分所述开口槽的位置正对所述芯片第二表面。上述芯片封装结构可解决目前芯片封装结构中在热胀冷缩作用下背金层会对芯片产生不良应力破坏的问题。
芯片封装结构方法

[实用新型]一种用于等离子蚀刻切割的芯片结构-CN201620644203.9有效
发明人：李园园;肖金磊;王国兵;孟红霞;陈志龙 -专利权人：北京同方微电子有限公司
申请日： 2016-06-27 - 公布日： 2016-11-30 - 主分类号： H01L23/29 文献下载
摘要：本实用新型一种用于等离子刻蚀切割的芯片结构，包括芯片钝化层、划片槽、芯片金属层和硅衬底，其中，芯片钝化层由外向内依次设置氧化硅层、氮化硅层和氧化硅层；划片槽内部由氮化硅填充，外部无密封环包裹，以确保刻蚀精度可控本实用新型芯片结构中，芯片钝化层采用由外向内依次设置氧化硅层、氮化硅层和氧化硅层三层设计，划片槽内部由氮化硅填充，外部无密封环包裹，适用于等离子刻蚀切割芯片，具有缩短产品加工周期，增加芯片数量，降低成本，并提高芯片良品率。
一种用于等离子蚀刻切割芯片结构

[实用新型]一种带有上下芯片保护的RFID标签-CN202022764721.3有效
发明人：赵志林 -专利权人：苏州华频物联科技有限公司
申请日： 2020-11-25 - 公布日： 2021-06-22 - 主分类号： G06K19/077 文献下载
摘要：一种带有上下芯片保护的RFID标签，包含有自上而下设置的面材层、芯片层、底材层和离型层；所述芯片层包含有Inlay层、镶嵌在所述Inlay层上的芯片和实现对芯片实现保护的保护组件，所述保护组件包含有设置在所述芯片上方的上保护层和设置在所述芯片下方的下保护层通过由上保护层和下保护层组成的保护组件实现对芯片的保护，降低RFID标签在使用过程中芯片受力损坏的概率，达到提升了RFID便签的承压能力和延长RFID的使用寿命的目的。
一种带有上下芯片保护 rfid 标签

[发明专利]IPM封装结构及其制作方法-CN202111124246.6在审
发明人：涂旭峰;霍炎 -专利权人：矽磐微电子（重庆）有限公司
申请日： 2021-09-24 - 公布日： 2021-12-31 - 主分类号： H01L21/56 文献下载
摘要：本发明提供了一种IPM封装结构及其制作方法，IPM封装结构包括：控制芯片、第一塑封层、再布线层、IGBT芯片、引脚以及第二塑封层；控制芯片包括若干第一焊盘，第一焊盘位于控制芯片的活性面；第一塑封层至少包覆控制芯片的侧表面，第一塑封层的正面暴露控制芯片的活性面；再布线层位于控制芯片的活性面与塑封层的正面上，再布线层至少用于对各个第一焊盘进行电路布局；IGBT芯片与引脚的内引脚部位于再布线层上，IGBT芯片与内引脚部都与再布线层电连接；第二塑封层包覆IGBT芯片、再布线层以及内引脚部，引脚的外引脚部暴露在第一塑封层与第二塑封层外。在再布线层的两侧分别设置控制芯片与IGBT芯片，可以减小封装结构的体积，提高集成度，使结构紧凑。
ipm 封装结构及其制作方法

[发明专利]孤岛型再布线芯片封装方法-CN200910027450.9无效
发明人：张黎;陈栋;曹凯;陈锦辉;赖志明 -专利权人：江阴长电先进封装有限公司
申请日： 2009-05-11 - 公布日： 2010-01-20 - 主分类号： H01L21/50 文献下载
摘要：本发明涉及一种孤岛型再布线芯片封装方法，属芯片封装技术领域。所述芯片包括芯片本体(101)、芯片电极(102)、芯片表面钝化层(103)、孤岛应力缓冲层(104)、再布线金属层(105)、再布线金属表面保护层(106)和应力缓冲层上焊料凸点(107)。所述方法包括以下工艺过程：在芯片表面钝化层上完成孤岛应力缓冲层；完成由芯片电极到凸点下位置的再布线金属层；对再布线金属层用再布线金属表面保护层进行表面覆盖或包含对芯片表面整体覆盖，露出孤岛应力缓冲层顶部上方中间部分的凸点下金属层；在所述凸点下金属层处进行植球或印刷焊膏，并回流形成应力缓冲层上焊球凸点。本发明方法可以降低芯片芯片应力和圆片加过程的漏电流风险，提高芯片在使用中的可靠性能。
孤岛布线芯片封装方法

[发明专利]一种扇出型芯片封装结构及制造方法-CN202111504212.X在审
发明人：陈博谦;胡川;燕英强;陈志涛 -专利权人：广东省科学院半导体研究所
申请日： 2021-12-09 - 公布日： 2022-05-13 - 主分类号： H01L23/367 文献下载
摘要：本发明公开了一种扇出型芯片封装结构及制造方法，其中，所述扇出型芯片封装结构包括塑封层、再布线层和N个芯片；N个芯片水平并列排放，且各芯片的功能面上均设置有芯片绝缘层和芯片引脚焊盘；塑封层包裹各芯片的侧面，或各芯片的侧面与背面，且所述塑封层的下表面与各芯片的功能面相齐平；再布线层覆盖设于各芯片的功能面以及所述塑封层的下表面，且所述再布线层上的封装引脚焊盘与各芯片的引脚焊盘电性连接，以扇出各芯片的芯片引脚；所述再布线层包括至少一层封装绝缘层，封装互连线路和封装引脚焊盘；封装引脚焊盘在间距大于电击穿的距离下，覆盖除了电隔离空间为工艺制程允许的最大区域，以强化热传导，提升封装结构散热性能。
一种扇出型芯片封装结构制造方法

[发明专利]芯片卡模块装置、芯片卡及其制造方法-CN201410459423.X有效
发明人： J.波尔;F.皮施纳;T.施珀特尔;P.施坦普卡 -专利权人：英飞凌科技股份有限公司
申请日： 2014-09-11 - 公布日： 2018-09-21 - 主分类号： G06K19/077 文献下载
摘要：本发明涉及芯片卡模块装置、芯片卡以及其制造方法。用于制造芯片卡模块装置的方法，该方法具有：在第一载体层上布置芯片卡模块，其中第一载体层无用于接纳芯片卡模块的预制的芯片卡模块接纳凹处，并且其中芯片卡模块具有衬底、衬底上的芯片和在芯片和衬底之间的第一机械加强结构，其中第一机械加强结构覆盖芯片的表面的至少一部分；将第二载体层施加到芯片卡模块上，其中第二载体层无用于接纳芯片卡模块的预制的芯片卡模块接纳凹处；以及将第一载体层与第二载体层进行层压和/或压合，使得芯片卡模块由第一载体层和第二载体层包围
芯片模块装置及其制造方法

[发明专利]一种太阳能组件及光伏组件-CN201811559232.5在审
发明人：陈奇;贺丽红 -专利权人：广东汉能薄膜太阳能有限公司
申请日： 2018-12-19 - 公布日： 2019-03-26 - 主分类号： H01L31/043 文献下载
摘要：一种太阳能组件，包括：依次层叠设置的第一层薄膜芯片(1)、透光绝缘层(2)、第二层薄膜芯片(3)和背板层(4)；所述第一层薄膜芯片(1)上设置有透光区。通过设置两层薄膜芯片，第一层薄膜芯片(1)上可根据用户需求刻画不同的图案，第二层薄膜芯片(3)可吸收透过第一层薄膜芯片的光，两层薄膜芯片叠加使用，发电效率高。
薄膜芯片第一层太阳能组件两层透光绝缘层发电效率光伏组件依次层叠用户需求背板层可吸收透光区叠加刻画图案

[实用新型]一种太阳能组件及光伏组件-CN201822140376.9有效
发明人：陈奇;贺丽红 -专利权人：广东汉能薄膜太阳能有限公司
申请日： 2018-12-19 - 公布日： 2019-09-03 - 主分类号： H01L31/043 文献下载
摘要：一种太阳能组件，包括：依次层叠设置的第一层薄膜芯片(1)、透光绝缘层(2)、第二层薄膜芯片(3)和背板层(4)；所述第一层薄膜芯片(1)上设置有透光区。通过设置两层薄膜芯片，第一层薄膜芯片(1)上可根据用户需求刻画不同的图案，第二层薄膜芯片(3)可吸收透过第一层薄膜芯片的光，两层薄膜芯片叠加使用，发电效率高。
薄膜芯片第一层太阳能组件两层透光绝缘层发电效率光伏组件依次层叠用户需求背板层可吸收透光区叠加刻画图案

[发明专利]多芯片堆叠封装、电子设备及制备方法-CN202080100186.1在审
发明人：张立平;王俊友;张彦平;崔晓娟;魏潇赟;杨勇;邓抄军 -专利权人：华为技术有限公司
申请日： 2020-08-04 - 公布日： 2022-12-09 - 主分类号： H01L23/538 文献下载
摘要：本申请实施例提供一种多芯片堆叠封装、具有第一导电通道的金刚石层的制备方法、多芯片堆叠封装的制备方法及电子设备，涉及芯片封装技术领域。该多芯片堆叠封装包括：第一芯片、第二芯片和金刚石层，第一芯片、金刚石层和第二芯片依次堆叠布设；金刚石层内具有第一导电通道，第一导电通道沿第一芯片、金刚石层和第二芯片的堆叠方向贯通金刚石层，并电连接第一芯片和第二芯片
芯片堆叠封装电子设备制备方法

[发明专利]一种芯片去层方法-CN202310297123.5在审
发明人：赵一成;邓龙;戴最初;宋健;李晓旻 -专利权人：胜科纳米（苏州）股份有限公司
申请日： 2023-03-24 - 公布日： 2023-06-06 - 主分类号： H01L21/3213 文献下载
摘要：本发明提供一种芯片去层方法，所述芯片去层方法包括：(1)在目标芯片之外的区域设置补偿件，使目标区域位于研磨中心位，得到待磨芯片；(2)步骤(1)所述待磨芯片经第一研磨，去除第一阶层，得到第一芯片；(3)步骤(2)所述第一芯片的目标区域的四周经开槽至衬底层，并进行第二研磨，去除第二阶层，得到第二芯片；(4)步骤(3)所述第二芯片经刻蚀，去除第三阶层，完成去层。本发明提供的芯片去层方法针对先进工艺芯片可极大提高去层的成功率。
一种芯片方法

[发明专利]叠层封装芯片结温预测方法、装置、设备和存储介质-CN202310326580.2在审
发明人：刘加豪;赵昊;肖慧;陈方舟;郭小童;吴建宇;刘沛江;孙朝宁;蒋攀攀 -专利权人：中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室））
申请日： 2023-03-29 - 公布日： 2023-07-07 - 主分类号： G06F30/20 文献下载
摘要：本申请涉及一种叠层封装芯片结温预测方法、装置、计算机设备和存储介质。属于计算机技术领域，所述方法包括：基于叠层封装芯片中各组件的组件热阻、各层芯片到空气之间的热阻，以及叠层封装芯片中的底层芯片与关联基板组件的扩散热阻，确定叠层封装芯片中各层芯片的自身热阻和耦合热阻，再基于叠层封装芯片中各层芯片的自身热阻和耦合热阻，确定叠层封装芯片的热阻表示，最后基于叠层封装芯片的热阻表示、环境温度和各层芯片的功率，预测叠层封装芯片的结温，考虑更加全面，使得预测得到的叠层封装芯片结温结果更加准确，并且本申请相较于传统的结温预测方法，无需利用仿真技术，预测难度更低，大幅提高了叠层封装芯片结温预测效率。
封装芯片预测方法装置设备存储介质

[实用新型]堆叠封装体-CN202123305099.0有效
发明人：金豆;徐霞;徐虹;陈栋;陈锦辉 -专利权人：江阴长电先进封装有限公司
申请日： 2021-12-24 - 公布日： 2022-07-26 - 主分类号： H01L23/31 文献下载
摘要：本实用新型提供一种堆叠封装体，所述堆叠封装体包括：第一芯片和第二芯片，所述第一芯片的有源层和所述第二芯片的有源层相对；第一互连结构，所述第一互连结构设置于所述第一芯片和所述第二芯片之间，且电性连接所述第一芯片的有源层和所述第二芯片的有源层；至少一个导体柱，每一导体柱的一端电性连接所述第一芯片的有源层；以及塑封层，所述塑封层包覆所述第一芯片的至少一个表面、所述第二芯片的周边和所述至少一个导体柱；其中，所述塑封层为半固化片塑封层；且所述第二芯片背离所述第一芯片的背面、所述塑封层背离所述第一芯片的顶面和每一导体柱背离所述第一芯片的端面齐平。
堆叠封装

[发明专利]一种指纹传感器芯片封装结构及其制作方法-CN202111482216.2在审
发明人：刘吉康;马书英 -专利权人：华天科技（昆山）电子有限公司
申请日： 2021-12-06 - 公布日： 2022-02-18 - 主分类号： H01L23/31 文献下载
摘要：本发明公开了一种指纹传感器芯片封装结构及其制作方法，该封装结构包括：芯片，芯片的正面具有感光区域和芯片PAD，且芯片上设有与芯片PAD位置对应的直通孔；保护膜层，其覆盖于芯片的正面上；塑封层，其包裹于芯片的除正面以外的其他五个面上，且塑封层上设有与芯片的直孔相通的开孔；至少一层金属再布线层，其设置于芯片上；其中，最底层的金属再布线层设置于芯片的直通孔孔壁、直通孔孔底、塑封层的开孔孔壁以及塑封层表面上；每层金属再布线层上分别覆盖有一层钝化膜层；信号导出结构，设置于钝化膜层的导通孔上。该指纹传感器芯片封装结构可以实现对芯片侧壁较好的保护作用，并通过将金属线路外引有效的解决了布线空间不足的问题。
一种指纹传感器芯片封装结构及其制作方法