|
|
钻瓜专利网为您找到相关结果 2009604个，建议您 升级VIP下载更多相关专利
- [发明专利]相位比较电路-CN202211067910.2在审
-
轩昂
-
圣邦微电子（北京）股份有限公司
-
2022-09-01
-
2022-12-16
-
H03K5/26
- 本公开的实施例提供一种相位比较电路，其中，相位比较电路包括：相位比较器、锁存器、二次翻转优化电路；其中，相位比较器接收相位比较的基准发生信号和量化时间的控制信号，将两者的相位变化转化为第一相位指示信号和第二相位指示信号；锁存器接收第一相位指示信号和第二相位指示信号，并根据第一相位指示信号和第二相位指示信号输出相位交叠指示信号，以判断第一信号和第二信号的交叠时间；二次翻转优化电路，根据锁存器输出的相位交叠指示信号、第二相位指示信号以及第一信号将相位交叠指示信号第一次翻转后在一个周期内保持状态不变解决了现有的相位比较器会存在检测结果失真的问题。
- 相位比较电路
- [发明专利]同步电路和同步方法-CN200410002526.X无效
-
光本钦哉
-
株式会社瑞萨科技
-
2004-01-30
-
2004-08-18
-
H03L7/16
- 一种同步电路和同步方法，其通过用简化结构满足响应特性和稳定性，获得高频频带稳定的同步信号。在该方法中，第一可变延迟电路形成与参考脉冲相同步的第一脉冲、相位比第一脉冲提前特定时间段的第二脉冲、以及相位比第一脉冲延迟特定时间段的第三脉冲；第一相位比较电路把参考脉冲与第一脉冲相比较；第二相位比较电路把参考脉冲和第二脉冲以及第三脉冲相比较；以及控制电压产生电路通过相对于第一相位比较电路的比较输出给予第二相位比较电路的比较输出更高的优先级而形成控制电压，把参考脉冲的相位与第二脉冲或第三脉冲的相位相匹配，在相位匹配后，通过从第一相位比较电路的比较输出形成控制电压而把参考脉冲的相位与第一脉冲的相位相匹配
- 同步电路方法
- [发明专利]相位差检测电路-CN02124895.8无效
-
伊藤良明
-
三菱电机株式会社
-
2002-06-24
-
2003-02-26
-
H03K5/26
- 用模拟量表示相位差检测结果。因此，难以实现相位差检测电路后级电路的数字化，进而妨碍了PLL电路或DLL电路的数字化。为解决此问题，设置比较输入信号A的相位和输入信号B的相位，并输出其比较结果的触发器电路2；比较通过延迟电路1P1～1Pn延迟的输入信号A的相位和输入信号B的相位，并输出其比较结果的触发器电路3P1～3Pn；比较输入信号A的相位和通过延迟电路1N1～1Nn延迟的输入信号B的相位，并输出其比较结果的触发器电路3N1～3Nn。
- 相位差检测电路
- [发明专利]锁相环电路-CN201410456884.1无效
-
福田实
-
日本电波工业株式会社
-
2014-09-10
-
2015-04-15
-
H03L7/08
- 本发明提供防止抖动增大，减小相位噪声的锁相环电路。锁相环电路包括：电压控制振荡器，输出与输入电压相应频率的振荡信号；分频器，将振荡信号分频并输出分频信号；相位比较器，比较分频信号的相位与外部输入信号的相位，并输出极性互不同的第一相位比较信号及第二相位比较信号；差动放大电路，将基于第一相位比较信号及第二相位比较信号之间电压差的控制电压输出到电压控制振荡器；电平偏移电路，输出使第二相位比较信号的直流电平偏移所得的电平偏移信号；以及放大电路，输出将电平偏移信号放大所得的放大信号；且差动放大电路基于放大信号与第一相位比较信号之间的电压差生成控制电压。
- 锁相环电路
- [发明专利]一种去毛刺频率锁定电路-CN201611142338.6在审
-
何文明;廖英豪
-
深圳市紫光同创电子有限公司
-
2016-12-12
-
2017-05-24
-
H03L7/087
- 本发明公开了一种去毛刺频率锁定电路，该电路包括频率锁定电路、相位锁定电路、锁定去毛刺电路，频率锁定电路和相位锁定电路分别与锁定去毛刺电路连接；频率锁定电路对输入时钟和反馈时钟的频率进行比较得到频率锁定信号输出到锁定去毛刺电路，相位锁定电路对输入时钟和反馈时钟的相位进行比较得到相位锁定信号输出到锁定去毛刺电路；锁定去毛刺电路在相位锁定信号和频率锁定信号均为高电平时，对输入时钟进行计数，当计数值达到预设计数值后，锁定输入时钟的频率和相位本发明完成输入时钟和反馈时钟的频率比较和相位比较，并且对比较后的锁定信号进行高脉冲滤除，去除不正确的锁定信号，提高了系统的稳定。
- 一种毛刺频率锁定电路
- [发明专利]相位比较电路及使用该相位比较电路的PLL频率合成器-CN200780002241.8无效
-
大塚茂树
-
哉英电子股份有限公司
-
2007-01-11
-
2009-02-18
-
H03K5/26
- 本发明提供相位比较电路及使用该相位比较电路的PLL频率合成器。本发明的一个实施方式涉及的相位比较电路包括：分数分频器(31)，其根据来自控制电路(32)的控制信号，生成对时钟进行分数分频得到的分数分频信号(Svn)；第1整数分频器(33)，其生成对分数分频信号(Svn)进行整数分频得到的第1整数分频信号；第2整数分频器(34)，其生成对基准时钟进行整数分频得到的第2整数分频信号；第1选择电路(35)，其根据切换信号选择性地输出分数分频信号(Svn)和第1整数分频信号中的任一方；第2选择电路(36)，其根据来自控制电路(32)的切换信号，选择性地输出基准时钟和第2整数分频信号中的任一方；以及相位比较器(37)，其生成表示来自第1选择电路(35)的输出信号与来自第2选择电路(36)的输出信号的频率差和相位差的比较信号。
- 相位比较电路使用pll频率合成器
- [实用新型]一种相位比较电路-CN201420176701.6有效
-
王静
-
西安科技大学
-
2014-04-11
-
2014-09-03
-
G01R25/00
- 本实用新型公开了一种相位比较电路，包括第一信号输入端和信号输入端，第一信号输入端通过第一驱动器电路、异或器和第九触发器连接到第五触发器，第二信号输入端通过第二驱动器电路和第八触发器连接到第五触发器，第五触发器的输出端连接到信号输出端，电路还包括电源。通过本实用新型的电路装置能够给出两路信号的相位差，其范围在0-360度，并把相位差转换成电压值，最终得到工作频段为9KHz-30MHz，精度为0.1度的相位比较器。
- 一种相位比较电路
|
