“H04L7/033”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果381个，建议您升级VIP下载更多相关专利

[发明专利]测试系统以及测试方法-CN202210397474.9在审
发明人：邱士轩;李孟哲 -专利权人：瑞昱半导体股份有限公司
申请日： 2022-04-15 - 公布日： 2023-10-27 - 主分类号： H04L7/033 文献下载
摘要：本公开的实施例涉及测试系统以及测试方法，测试系统包含一信号产生电路、一抖动调制电路以及一示波电路。信号产生电路用以产生具有一单一时钟模式频率的一时钟模式信号。抖动调制电路用以产生一抖动信号。待测装置用以接收一输入信号。输入信号为时钟模式信号与抖动信号的一组合信号。待测装置包含一时钟数据恢复电路且进一步用以依据输入信号产生一输出信号。示波电路用以接收输出信号以供判断时钟数据恢复电路的一性能。
测试系统以及方法

[发明专利]一种低功耗时钟数据恢复电路及接收机-CN201811130937.5有效
发明人：向涛;王昕;劳之豪;商松泉;刘德昂 -专利权人：深圳市傲科光电子有限公司
申请日： 2018-09-27 - 公布日： 2023-10-27 - 主分类号： H04L7/033 文献下载
摘要：本发明适用于通信技术领域，提供了一种低功耗时钟数据恢复电路及接收机，其包括基于锁相环的时钟数据恢复电路、失锁监控模块和唤醒电路，所述时钟数据恢复电路包括鉴频器、环路滤波器和压控振荡器。本发明可以有效降低的鉴频器的耗电量，从而降低时钟数据恢复电路或接收机的功耗，避免鉴频器持续启动而耗费大量电能。
一种功耗时钟数据恢复电路接收机

[发明专利]一种网卡、时间同步方法、设备及计算机存储介质-CN201811102873.8有效
发明人：崔向武 -专利权人：中兴通讯股份有限公司
申请日： 2018-09-20 - 公布日： 2023-09-22 - 主分类号： H04L7/033 文献下载
摘要：本申请公开了一种网卡、时间同步方法、设备及计算机存储介质；其中，所述网卡，包括用于产生时钟脉冲信号的晶振、用于根据时钟脉冲信号为网卡提供本地时钟源的锁相环、及与主机插槽和主机互联的连接器，所述网卡，用于将同步的时间信息通过共享通道发送给运行N个虚拟机VM的所述主机上的每个VM；所述N≥2。
一种网卡时间同步方法设备计算机存储介质

[发明专利]包括用于执行近场通信的同步电路的装置-CN202310227633.5在审
发明人： G·蒙若;M·乌德比纳 -专利权人：意法半导体有限公司;意法半导体（格勒诺布尔2）公司
申请日： 2023-03-10 - 公布日： 2023-09-12 - 主分类号： H04L7/033 文献下载
摘要：公开了包括用于执行近场通信的同步电路的装置。装置被配置为接收第一载波信号，并传送第二载波信号，并且具有锁相环，所述锁相环包括第一域，所述第一域包括经配置以生成给定频率的信号的振荡器，以及电路，被配置为生成表示由振荡器生成的信号的频率的信息，并生成第二载波信号和时钟信号，第一域由第一载波信号计时；第二域，由时钟信号计时，包括电路，电路被配置为比较由振荡器生成的信号的频率与第一载波信号的频率并控制振荡器，匹配电路，被配置为将表示由振荡器生成的信号的频率的信息从第一域传送到第二域。
包括用于执行近场通信同步电路装置

[发明专利]一种用于雷达系统的数据传输装置-CN202110862072.7有效
发明人：黄媛;门涛 -专利权人：北京无线电测量研究所
申请日： 2021-07-29 - 公布日： 2023-09-12 - 主分类号： H04L7/033 文献下载
摘要：本发明的一个实施例公开了一种用于雷达系统的数据传输装置，包括：PCS发射模块、PCS接收模块、Serdes接口模块和模拟Serdes模块，其中，PCS发射模块接收预处理后的32bit数据，将其处理为16bit的并行数据；模拟Serdes模块在发射链路对16bit的并行数据进行串行化处理，后通过四对串行差分端口输出；在接收链路，模拟Serdes模块通过四对串行差分端口接收来自光纤的波形数据，解串化处理得到16bit的并行数据；PCS接收模块接收所述16bit并行数据，对其解析得到66bit有效数据块；Serdes接口模块接收雷达系统通过SPI接口发送的控制字信息，并对其解析后得到模拟Serdes模块的配置参数和上电初始化参数，按照模拟Serdes模块要求的接口时序完成对其的初始化操作和工作参数配置，使得模拟Serdes模块处于ready状态。
一种用于雷达系统数据传输装置

[发明专利]基于保护序列帧的光交换网络时钟数据恢复方法及装置-CN202310670236.5有效
发明人：薛旭伟;杨昌胜;赵怡松;郭秉礼;黄善国 -专利权人：北京邮电大学
申请日： 2023-06-07 - 公布日： 2023-09-05 - 主分类号： H04L7/033 文献下载
摘要：本发明提供一种基于保护序列帧的光交换网络时钟数据恢复方法及装置，包括：获取光网络的发射通道数量，确定各发射通道的优先级；将第一通道中的第一有效数据包通过光交换设备发送至接收端；关闭第一通道对应的光开关，开启第二通道对应的光开关，第二通道为第一通道的下一级发射通道；确定保护序列帧；在第一通道对应的光开关关闭的时间段内和/或第二通道对应的光开关开启的时间段内通过对应的发射通道发送保护序列帧；将第二通道中的第二有效数据包通过光交换设备发送至接收端，所述接收端基于接收到的第一有效数据包、第二有效数据包以及保护序列帧确定保护序列帧的接收开始时间和接收结束时间。该方法可防止时钟数据恢复失锁并可降低成本。
基于保护序列交换网络时钟数据恢复方法装置

[发明专利]一种基于物联网的传输管理方法-CN202310481076.X在审
发明人：陈昌多 -专利权人：南京锐芯电子科技有限公司
申请日： 2023-04-28 - 公布日： 2023-08-29 - 主分类号： H04L7/033 文献下载
摘要：本发明公开了一种基于物联网的传输管理方法，包括：对物联网进行模拟信道的传输发送管理；对物联网数据的传输发送状态转换进行分析处理；进行物联网接收端的解码分析管理；对物联网传输运行进行记录传输处理。所述对物联网进行模拟信道的传输发送管理包括：对物联网发送端模拟信道进行多进制调幅传输处理；进一步对物联网发送端通过锁定相位环路进行管理控制。所述对物联网数据的传输发送状态转换进行分析处理包括：在物联网发送端的数据传输发送过程中，对状态机的数字数据传输的状态转换进行分析处理。所述进行物联网接收端的解码分析管理包括：物联网数据接收到接收到数据信息。本发明，具有传输效率高及智能分析管理的特点。
一种基于联网传输管理方法

[发明专利]一种时钟同步电路以及时钟同步方法-CN202210998734.8有效
发明人：陈新剑;何非;姚伟荣 -专利权人：深圳市紫光同创电子有限公司
申请日： 2022-08-19 - 公布日： 2023-08-08 - 主分类号： H04L7/033 文献下载
摘要：本申请属于集成电路技术领域，公开了一种时钟同步电路以及时钟同步方法。本申请提供的时钟同步电路，包括：第一电路，用于接收源时钟和第一输入信号，生成第一时钟，所述第一时钟和所述第一输入信号的时钟的频率同步，相位同步；第二电路，所述第二电路耦接至所述第一电路，用于接收所述源时钟和所述第一电路输出的积分信号，并根据所述积分信号获取所述源时钟和所述第一输入信号的相位差的积分值的积分以调整所述源时钟的相位，生成第二时钟，所述第二时钟和所述第一时钟的频率同步；相比于传统技术方案，本申请实施例提供的时钟同步电路所占用的资源更少，并且实现第一时钟和第二时钟频率同步的实现原理更简单。
一种时钟同步电路以及方法

[发明专利]一种利用高速数传中相干时钟系的频率同步方法-CN202310161927.2在审
发明人：刘旭东;刘友永;樊宏宝;李晶;李超;马文起 -专利权人：中国电子科技集团公司第五十四研究所
申请日： 2023-02-24 - 公布日： 2023-07-21 - 主分类号： H04L7/033 文献下载
摘要：本发明公开了一种利用高速数传中相干时钟系的频率同步方法，可提供高精度时频基准传递和10Gbps数据流传输的频率同步方法及其设备构成。本发明本端和远端利用高速调制器产生射频信号，并互相接收对端的信号，利用载波跟踪技术恢复射频载波，在数字域内通过信号处理算法得到鉴频鉴相值，本端将本地鉴频鉴相值发送到远端，远端利用本地值和对端值实现联合鉴相，然后送入环路滤波器，环路滤波器输出电压控制信号，远端利用电压控制信号对压控晶振调控，实现远端与本端的频率同步。本发明所述方法可实现单光纤单波长双向时间频率同步和高速数据传输功能，可将光纤传输系统的光波长资源充分利用，较传统方法节省了光波长资源，同时具有更高的频率同步精度。
一种利用高速传中相干时钟频率同步方法

[发明专利]一种用于车载以太网发射机的信号测量方法和数字示波器-CN202310598680.0有效
发明人：张传民;陈松湖;钟斌 -专利权人：深圳市鼎阳科技股份有限公司
申请日： 2023-05-25 - 公布日： 2023-07-21 - 主分类号： H04L7/033 文献下载
摘要：本申请公开了一种用于车载以太网发射机的信号测量方法和数字示波器，数字示波器包括车载以太网时钟同步单元，车载以太网时钟同步单元包括信号采集模块、基准时钟检测模块、时钟设定模块、基准时钟生成模块和时钟输出模块。信号采集模块对被测信号进行模数转换以获取被测数字信号，基准时钟检测模块对被测数字信号进行时钟信号恢复并对恢复的时钟信号进行校准，时钟设定模块依据校准获取的基准时钟参数输出基准模拟信号，基准时钟生成模块依据基准模拟信号生成第一预设频率的测量基准信号，时钟输出模块输出测量基准信号。由于依据被测信号获取测量基准信号，使得测量基准信号更准确可靠，进而提高车载以太网发射机的测试精度及测试可靠性。
一种用于车载以太网发射机信号测量方法数字示波器

[发明专利]时钟同步电路、时钟同步方法及电子设备-CN202210997764.7有效
发明人：陈新剑;何非;姚伟荣 -专利权人：深圳市紫光同创电子有限公司
申请日： 2022-08-19 - 公布日： 2023-07-18 - 主分类号： H04L7/033 文献下载
摘要：本申请属于集成电路技术领域，公开了一种时钟同步电路、时钟同步方法及电子设备。本申请提供的时钟同步电路，包括：第一时钟生成模块，用于接收第一输入信号和锁相环时钟，生成第一控制信号并根据所述第一控制信号调整所述锁相环时钟的相位，生成第一时钟；第二时钟生成模块，耦接至所述第一时钟生成模块，用于接收所述锁相环时钟和所述第一时钟生成模块输出的第一控制信号，并去除所述第一控制信号的高频噪声以生成第二控制信号，所述第二控制信号用于调整所述锁相环时钟的相位，生成第二时钟。相比于传统技术方案，本申请实施例提供的时钟同步电路所占用的资源更少，并且实现第一时钟和第二时钟频率同步的实现原理更简单。
时钟同步电路方法电子设备

[发明专利]一种串行通讯动态位恢复装置及方法-CN201910500697.1有效
发明人：邱岳烽;梅文庆;杨胜;李淼;郭赞;杨烁;凡林斌;段海波 -专利权人：中车株洲电力机车研究所有限公司
申请日： 2019-06-11 - 公布日： 2023-06-13 - 主分类号： H04L7/033 文献下载
摘要：本发明公开了一种串行通讯动态位恢复装置及方法，锁相环电路基于本地时钟生成与串行码流波特率相同的四重以上错相时钟簇，在该错相时钟簇的控制下，过采锁存与同步电路对串行码流的进行过采样并将过采样数据同步至错相时钟簇的0°过采样数据时钟后得到过采样数据组，该过采样数据组存储在缓存寄存器组中。边沿跟踪电路根据缓存寄存器组中的过采样数据组监测串行码流的跳变边沿，当发现新的跳变边沿后则以该新的跳变边沿位置为边界通知数据恢复窗口电路调整数据恢复窗口以实现跳变边沿闭环跟踪。通过跳变边沿闭环跟踪从串行码流中恢复出有效串行数据位。本发明能解决现有方式无法利用低成本简单器件实现高速串行通讯的动态位恢复功能的技术问题。
一种串行通讯动态恢复装置方法

[发明专利]系统同步方法、装置、系统及计算机可读存储介质-CN202111480212.0在审
发明人：李骏;吴日海;任超;龚小亮;许健华;葛金鑫 -专利权人：华为技术有限公司
申请日： 2021-12-06 - 公布日： 2023-06-06 - 主分类号： H04L7/033 文献下载
摘要：本申请公开了一种系统同步方法、装置、系统及计算机可读存储介质，该方法包括：首先获取已调信号，其中，已调信号是基带模块采用时分双工控制信号对时钟信号进行调制得到的，时分双工控制信号用于控制头端模块的上下行传输模式，时钟信号用于实现头端模块与基带模块的时钟同步；然后，根据已调信号获得时分双工控制信号和时钟信号。该方法既能够实现高精度的时钟同步，还能够实现时分双工同步，满足系统中的这两类同步需求。
系统同步方法装置计算机可读存储介质

[发明专利]MIPI发送器及其时钟校准方法-CN202211085133.4在审
发明人：谢成鑫;王倩;徐成阳 -专利权人：联芸科技（杭州）股份有限公司
申请日： 2022-09-06 - 公布日： 2023-05-30 - 主分类号： H04L7/033 文献下载
摘要：本申请公开了MIPI发送器及其时钟校准方法。所述MIPI发送器包括时钟通道和数据通道。所述时钟校准方法包括：对所述时钟通道产生的第一采样时钟信号和所述数据通道产生的第二采样时钟信号进行相位比较，以获得初始相位关系；以及根据所述初始相位关系，对所述第二采样时钟信号进行移相，以使所述第一采样时钟信号和所述第二采样时钟信号的相位差小于基准值。该时钟校准方法修正数据通道相对于时钟通道的时钟偏移，以及修正多个数据通道之间的时钟偏移，从而保证数据采样的准确性。
mipi 发送及其时钟校准方法

[发明专利]经接收数据的数据转换跟踪-CN202180054477.6在审
发明人： M·G·弗拉泽尔 -专利权人：德州仪器公司
申请日： 2021-09-14 - 公布日： 2023-05-26 - 主分类号： H04L7/033 文献下载
摘要：信号调节电路系统(400)包含逻辑电路系统(402)、低通滤波器(404)及比较器电路系统(406)。所述逻辑电路系统(402)经配置以将来自数据单元序列的数据单元与之前的数据单元进行比较，并提供逻辑输出信号。所述低通滤波器(404)耦合到所述逻辑电路系统(402)，并且所述低通滤波器(404)经配置以基于所述逻辑输出信号提供所述数据单元序列的数据转换密度测量值。所述比较器电路系统(406)耦合到所述低通滤波器(404)，并且所述比较器电路系统(406)经配置以将所述数据转换密度测量值与阈值进行比较，并且基于与所述阈值的所述比较，指示所述数据单元序列中的破坏性模式。
接收数据转换跟踪

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 381 条