|
|
钻瓜专利网为您找到相关结果 281个，建议您 升级VIP下载更多相关专利
- [发明专利]一种确定宽频带信号间存在相位锁定的方法-CN202210371605.6在审
-
黄晓林;奚菁;党星妍;葛云;陈颖
-
南京大学
-
2022-04-14
-
2023-10-27
-
H03L7/093
- 本发明公开一种确定宽频带信号间是否存在相位锁定的方法。相同步或相位锁定类参数与信号的幅度无关，在传统的幅度和功率谱分析之外，能够独立分析相位成分，对信号的协同机制提供重要的补充信息。但相同步或相位锁定类参数主要适用于单频或窄带信号，对于较宽频带的信号，检测能力会大受影响，即便是存在相同步或相位锁定，也不一定获得较大的锁相参数值。针对其局限，我们通过本发明提出的方法来确定较宽频带信号的相同步或锁相阈值。将本发明的方法应用到真实数据集上，对不同记忆负载任务下的同步脑电信号进行了相位锁定分析，基于仿真得到的相位锁定阈值构造二值化脑网络，其特征输入支持向量机网络模型后，实现了不同记忆负载的分类，准确率达到80％，证明了本方法的有效性和科学性。
- 一种确定宽频信号存在相位锁定方法
- [发明专利]无反馈分频器的低功率小数模拟PLL-CN202180088014.1在审
-
德巴普里亚·萨胡;R·萨赫德夫
-
德州仪器公司
-
2021-12-29
-
2023-08-29
-
H03L7/093
- 提供了一种集成电路设备[200]。在一些示例中，该集成电路设备[200]包括：第一重定时器[216]，该第一重定时器被配置为接收参考时钟信号[201]和压控振荡器(VCO)输出信号[212]，并且该第一重定时器[216]被配置为响应于参考时钟信号[201]和VCO输出信号[212]而提供第一重定时时钟信号[216A]；多路复用器[215]接收第一重定时时钟信号[216A]并提供反馈时钟信号[215A]；鉴频鉴相器[202]接收反馈时钟信号[215A]和参考时钟信号[201]，并响应于反馈时钟信号[215A]和参考时钟信号[201]而提供误差信号[202A和202B]；VCO[211]接收基于误差信号[202A和202B]的电压信号[220A]，并且VCO[211]被配置为响应于电压信号[220A]而提供VCO输出信号[212]。
- 反馈分频器功率小数模拟pll
- [发明专利]一种数字锁相放大器-CN201811526674.X有效
-
杜西亮;胡媛元;樊希壮
-
黑龙江大学
-
2018-12-13
-
2023-08-25
-
H03L7/093
- 一种数字锁相放大器，属于信号探测放大设备技术领域。本发明解决了现有锁相放大器体积庞大、成本高、易受环境噪声干扰等问题。本发明使用两级运算放大器对待测信号进行放大，然后通过模数转换器将模拟信号转换为数字信号后送入ARM微处理器，与参考信号进行锁相放大的相关运算，经FIR低通滤波器后计算出待测信号幅值与相位差，以数字量或模拟量输出计算结果。本发明将传统的数字锁相放大器小型化、模块化，且该数字锁相放大器可以单独使用，也可以以模块的形式嵌入到任何测量系统中，具有应用范围广，使用方便的特点。此外，本发明的数字锁相放大器还具有低功耗、小体积、低成本特点。
- 一种数字放大器
- [发明专利]一种频率合成器-CN202210919136.7有效
-
范建英;王海江;张志孔
-
北京华力睿源电子有限公司
-
2022-08-01
-
2023-08-15
-
H03L7/093
- 本发明公开了一种频率合成器，包括基准信号产生电路、点频信号生成电路、倍频放大电路、基频转换电路、直接数字频率合成器、第一混频器和第二混频器，基准信号产生电路生成三路基准信号；点频信号生成电路将两路基准信号转换为两路点频信号择一输入至第一混频器；倍频放大电路将另一路基准信号放大倍频生成第三点频信号；基频转换电路根据第三点频信号生成多路点频信号输入至直接数字频率合成器和第二混频器；直接数字频率合成器和两个混频器分别生成频段信号输出。本发明实施例的频率合成器，输出的信号由直接数字频率合成器通过第一混频器、第二混频器两次变频得到，可将窄带信号扩展到宽频段频率源，同时实现快速跳频。
- 一种频率合成器
- [发明专利]时钟清抖系统-CN202310461268.4在审
-
邬成;陈鹏
-
无锡有容微电子有限公司
-
2023-04-26
-
2023-07-11
-
H03L7/093
- 本发明属于集成电路技术领域，具体涉及一种时钟清抖系统。一种时钟清抖系统，包括参考时钟端、锁相环、输入时钟端和输出时钟端，参考时钟端连接锁相环；还包括：一第一时间数字转换器，输入端分别连接参考时钟端和输入时钟端；一第二时间数字转换器，输入端分别连接输入时钟端和输出时钟端；一第一除法器，输入端分别连接锁相环的输出端、第一时间数字转换器的输出端和第二时间数字转换器的输出端，输出端连接输出时钟端。本发明充分利用数字电路优势，以及时间数字转换器的技术来简化系统，并增加清抖系统的灵活性，通过本发明的系统实现对输入时钟端提供的需要被清抖时钟达到较好的清抖功能。
- 时钟系统
- [发明专利]具有精确带宽的数字增强的模拟锁相环-CN202080105984.3在审
-
H·西约兰德;R-C·马林
-
瑞典爱立信有限公司
-
2020-10-09
-
2023-06-27
-
H03L7/093
- 模拟PLL采用数字电路系统以用于校准和表征，准确地设置和维持PLL的带宽。数字校准电路校准环路滤波器中的电阻器或电容器的值以产生所期望的RC乘积。数字控制电路读取时间‑到‑数字转换器(TDC)，所述时间‑到‑数字转换器(TDC)在频率改变期间将从相位‑频率检测器(PFD)到电荷泵(CP)的CU和CD脉冲的长度数字化。这些脉冲长度被求和以产生测量的积分CP电流。控制电路基于校准的RC乘积来确定产生期望带宽的积分CP电流，而不管VCO调谐灵敏度。然后通过确定的积分CP电流与测量的积分CP电流的比率来调整CP电流。数字电路仅最初被激活，以及偶尔被激活以补偿温度漂移或在显著的频率改变时偶尔被激活。由于在正常PLL操作期间不使用数字电路，因此数字电路不增加功耗或不利地影响系统操作。
- 具有精确带宽数字增强模拟锁相环
|
