“漏极电压”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1152774个，建议您升级VIP下载更多相关专利

[实用新型]一种降低AB类放大器失真的电路-CN201820146791.2有效
发明人：刘传军 -专利权人：深圳市创新微源半导体有限公司
申请日： 2018-01-29 - 公布日： 2018-08-28 - 主分类号： H03F1/32 文献下载
摘要：本实用新型公开一种降低AB类放大器失真的电路，电流源Is1的输出端分别与晶体管Q1的源极、晶体管Q3的源极、晶体管Q5的栅极电性连接；电流源Is2的输入端分别与晶体管Q2的源极、晶体管Q4的源极、晶体管Q6的栅极电性连接；晶体管Q1的漏极、晶体管Q3的漏极、晶体管Q5的漏极分别对应与晶体管Q2的漏极、晶体管Q4的漏极、晶体管Q6的漏极电性连接；电流源Is2的输出端、晶体管Q6的源极均接地；晶体管Q5的漏极与晶体管Q6的漏极均输出至负载RL。本实用新型为驱动管的饱和电压加上一个阈值电压，驱动管的电压一直控制在过驱动电压之内，最终输出不会出现过饱和失真的情况。
晶体管漏极源极电流源本实用新型栅极电性驱动管输出端电路过驱动电压源极均接地饱和电压电性连接阈值电压过饱和输入端输出失真

[发明专利]非易失性半导体存储器件-CN201810788699.0有效
发明人：周步康;张城绪 -专利权人：长鑫存储技术有限公司
申请日： 2018-07-18 - 公布日： 2023-10-13 - 主分类号： H10B41/30 文献下载
摘要：本发明提供一种非易失性半导体存储器件，包括MOS晶体管以及依次沉积于MOS晶体管的漏极区上方的阻挡层、浮栅、隧穿氧化层和控制栅；其中，栅极区连接至工作电压，当栅极区在工作电压下，源极区至漏极区的沟道导通，使漏极区的电压一致于源极区；源极区连接至第一电压，控制栅连接至第二电压，当第一电压和第二电压使隧穿氧化层两端的电势差超过阈值，隧穿氧化层被隧穿；以及阻挡层用于阻挡浮栅中的电荷向漏极区流失。
非易失性半导体存储器件

[实用新型]非易失性半导体存储器件-CN201821150630.7有效
发明人：周步康;张城绪 -专利权人：长鑫存储技术有限公司
申请日： 2018-07-18 - 公布日： 2019-01-04 - 主分类号： H01L27/11521 文献下载
摘要：本实用新型提供一种非易失性半导体存储器件，包括MOS晶体管以及依次沉积于MOS晶体管的漏极区上方的阻挡层、浮栅、隧穿氧化层和控制栅；其中，栅极区连接至工作电压，当栅极区在工作电压下，源极区至漏极区的沟道导通，使漏极区的电压一致于源极区；源极区连接至第一电压，控制栅连接至第二电压，当第一电压和第二电压使隧穿氧化层两端的电势差超过阈值，隧穿氧化层被隧穿；以及阻挡层用于阻挡浮栅中的电荷向漏极区流失。
漏极区隧穿氧化层源极区非易失性半导体存储器件本实用新型工作电压控制栅栅极区阻挡层浮栅非易失性存储器件非易失性数据存储电压一致电荷电势差沉积导通多位沟道隧穿架构阻挡

[发明专利]动态随机存取存储器单元电路及其写入方法-CN202310484753.3在审
发明人：潘立阳;谢翔;黄焘 -专利权人：北京超弦存储器研究院;清华大学
申请日： 2023-04-28 - 公布日： 2023-06-30 - 主分类号： G11C11/4063 文献下载
摘要：根据本公开的DRAM单元电路包括：写入晶体管，其栅极连接到写入字线，其第一源/漏极连接到写入位线，其第二源/漏极连接到存储节点；存储晶体管，其栅极连接到存储节点，其第一源/漏极连接到源极线；以及读取晶体管，其栅极连接到读取字线，其第一源/漏极连接到存储晶体管的第二源/漏极，其第二源/漏极连接到读取位线，其中在写入操作中，写入字线在低于地电压的第一电压和高于或等于电源电压的第二电压操作。
动态随机存取存储器单元电路及其写入方法

[发明专利]电子装置-CN200910053016.8有效
发明人：许丹 -专利权人：上海宏力半导体制造有限公司
申请日： 2009-06-12 - 公布日： 2010-03-17 - 主分类号： G06F21/00 文献下载
摘要：本发明公开一种电子装置，包括电压源以及至少一存储单元，所述电子装置的存储单元通过导线与外部的信号输入设备连接，所述电子装置内的导线上连接有闪存晶体管，所述闪存晶体管的漏极与所述导线连接，源极接地；所述电压源与闪存晶体管的栅极连接本发明通过在电子装置内的导线上连接有闪存晶体管，在完成写入操作后，启动连接栅极的电压源，使得所述使闪存晶体管的漏极与源极导通，在漏极和源极之间产生电流通过。然后，将栅极电压始终偏置在等于或者高于所述晶体管阈值电压的状态，使得在漏极和源极之间产生电流通过，外部输入的任何信号都会通过导线流经漏极、源极至接地端，保护存储单元内的信息不被修改，确保存储单元内的信息安全
电子装置

[发明专利]参考电压产生电路-CN201410151054.8有效
发明人：徐光磊 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2014-04-16 - 公布日： 2018-04-17 - 主分类号： G05F1/567 文献下载
摘要：本发明公开了一种参考电压产生电路，包括4个NMOS管和3个PMOS管；三个PMOS管的栅极连接在一起、源极都接电源电压；第一NMOS管的栅极和漏极、第一PMOS管的漏极和第二NMOS管的栅极连接在一起并由该连接位置处输出参考电压；第二PMOS管的漏极和栅极都和第三NMOS管的漏极相连；第四NMOS管的漏极和栅极、第三NMOS管的栅极和第三PMOS管的漏极连接在一起；第一、二、四NMOS管的源极都接地；三个PMOS管和第一NMOS第一和二NMOS管的阈值电压相同，参考电压的大小由第一NMOS管的阈值电压和第二NMOS管的源漏电压以及第二和第一NMOS管的沟道的宽长比的比值确定。本发明电路结构非常简单并具有较高的电压精度。
参考电压产生电路

[发明专利]一种开关电路-CN201110389205.X有效
发明人：胡有亮 -专利权人：东莞钜威新能源有限公司
申请日： 2011-11-29 - 公布日： 2013-06-05 - 主分类号： H02J7/00 文献下载
摘要：本发明公开了一种开关电路，包括：第一N型MOS管，其栅极接收第一电压控制信号，源极连接第一参考电压；第一电阻，其第一端连接第一N型MOS管的漏极；第一P型MOS管，其漏极连接第一电阻的第二端，源极连接第二参考电压；第二P型MOS管，其栅极连接至第一N型MOS管的漏极和第一电阻的第一端之间，源极连接第二参考电压；第二电阻，其第一端连接第二P型MOS管的漏极；第二N型MOS管，其栅极接收第二电压控制信号，漏极连接第二电阻的第二端；第三N型MOS管，其栅极和第一P型MOS管的栅极连接至第二电阻的第二端和第二N型MOS管的漏极之间，源极连接第二N型MOS管的源极。
一种开关电路

[实用新型]一种开关电路-CN201120487374.2有效
发明人：胡有亮 -专利权人：东莞钜威新能源有限公司
申请日： 2011-11-29 - 公布日： 2012-09-05 - 主分类号： H02J7/00 文献下载
摘要：本实用新型公开了一种开关电路，包括：第一N型MOS管，其栅极接收第一电压控制信号，源极连接第一参考电压；第一电阻，其第一端连接第一N型MOS管的漏极；第一P型MOS管，其漏极连接第一电阻的第二端，源极连接第二参考电压；第二P型MOS管，其栅极连接至第一N型MOS管的漏极和第一电阻的第一端之间，源极连接第二参考电压；第二电阻，其第一端连接第二P型MOS管的漏极；第二N型MOS管，其栅极接收第二电压控制信号，漏极连接第二电阻的第二端；第三N型MOS管，其栅极和第一P型MOS管的栅极连接至第二电阻的第二端和第二N型MOS管的漏极之间，源极连接第二N型MOS管的源极。
一种开关电路

[发明专利]包括使用掩埋绝缘体层作为栅极电介质的晶体管以及位于源极和漏极中的沟槽隔离的结构-CN202211627268.9在审
发明人： T·赫尔曼;赵智兴;A·扎卡;陈育清 -专利权人：格芯（美国）集成电路科技有限公司
申请日： 2022-12-16 - 公布日： 2023-06-20 - 主分类号： H01L27/088 文献下载
摘要：本公开涉及包括使用掩埋绝缘体层作为栅极电介质的晶体管以及位于源极和漏极中的沟槽隔离的结构。一种包括绝缘体上半导体(SOI)衬底的结构。该SOI衬底包括位于基底半导体层上方的掩埋绝缘体层上方的SOI层。该结构包括高电压第一场效应晶体管(FET)，其与高性能低电压第二FET相邻。高电压FET具有位于掩埋绝缘体层上的栅电极，以及位于掩埋绝缘体层下方的基底半导体层中的源极和漏极。因此，掩埋绝缘体层作为用于高电压FET的栅极电介质工作。低电压FET具有位于掩埋绝缘体层上方(即，位于SOI层中)的源极和漏极。沟槽隔离位于第一高电压FET的源极和漏极中的每一者中。高电压FET的源极围绕其中的沟槽隔离。
包括使用掩埋绝缘体作为栅极电介质晶体管以及位于中的沟槽隔离结构

[发明专利]隔离的同步整流DC/DC变换器-CN201910035477.6有效
发明人：菊池弘基 -专利权人：罗姆股份有限公司
申请日： 2019-01-15 - 公布日： 2020-12-04 - 主分类号： H02M3/335 文献下载
摘要：一种隔离的同步整流控制器，包括：漏极端子，其连接到同步整流晶体管的漏极；第一比较器，其被配置为将所述漏极端子的漏极电压与第一阈值电压进行比较；第二比较器，其被配置为将所述漏极端子的所述漏极电压与第二阈值电压进行比较触发器，从所述第一比较器输出的接通信号和从所述第二比较器输出的断开信号被输入到所述触发器；驱动器，其被配置为基于所述触发器的输出信号将栅极信号输出到所述同步整流晶体管；以及阈值调节部分，其被配置为基于所述漏极电压调节所述第二阈值电压
隔离同步整流 dc 变换器

[发明专利]供电控制装置-CN201780032774.4有效
发明人：泽野峻一;杉泽佑树 -专利权人：株式会社自动网络技术研究所;住友电装株式会社;住友电气工业株式会社
申请日： 2017-06-07 - 公布日： 2022-06-07 - 主分类号： H03K17/00 文献下载
摘要：在主开关(20)和子开关(34)分别是断开和接通的情况下，比较器(33a)将主开关(20)的源极电压值(Vs)与直流电源(35a)的输出电压值(Vr1)进行比较。在同样的情况下，比较器(33b)将主开关(20)的漏极和源极之间的两端电压值(Vds)与阈值进行比较。施加到子开关(34)的一端的电压的电压值(Va)低于主开关(20)的漏极的电压值。直流电源(35a)的输出电压值(Vr1)低于电压值(Va)。阈值低于主开关(20)的漏极的电压值和电压值(Va)的差值。
供电控制装置

[发明专利]支持多路直接并联输出的低压差稳压电路、操作方法及其供电装置-CN201910830287.3有效
发明人：王磊;李展 -专利权人：辰芯科技有限公司
申请日： 2019-09-04 - 公布日： 2022-05-10 - 主分类号： G05F1/625 文献下载
摘要：一种支持多路直接并联输出的低压差稳压电路，包括：N个误差放大器、N个输出级电路以及N个分压器，误差放大器用以比较参考电压与输出电压的反馈电压并基于比较结果来输出误差信号；输出级电路包含多个金属氧化物半导体晶体管且具有连接误差信号的栅极、连接输入电压的源极和连接输出电压的漏极；分压器将输出电压的预定的部分作为反馈信号反馈给误差放大器；其中N≧2，输出级电路包含第一MOS晶体管和第二MOS晶体管，第一MOS晶体管具有连接输入电压的源极、连接误差放大器的漏极且栅极和漏极相连接；第二MOS晶体管具有连接到输入电压的源极、连接到输出电压的漏极且栅极和第一MOS晶体管的栅极相连接。
支持直接并联输出低压稳压电路操作方法及其供电装置

[实用新型]电流镜像电路-CN201820003659.6有效
发明人： M·帕索蒂;L·卡佩奇;R·祖尔拉 -专利权人：意法半导体股份有限公司
申请日： 2018-01-02 - 公布日： 2018-12-21 - 主分类号： G05F3/26 文献下载
摘要：一种电流镜像电路包括：输入分支，包括具有源极节点、栅极节点和漏极节点的第一晶体管，其中源极节点耦合到电源电压节点，并且栅极节点耦合到漏极节点；输出分支，包括具有源极节点、栅极节点和漏极节点的第二晶体管，其中源极节点耦合到电源电压节点；第一开关，将第二晶体管的栅极节点耦合到第一晶体管的栅极节点；复制分支，包括具有源极节点、栅极节点和漏极节点的第三晶体管，其中源极节点耦合到电源电压节点，并且栅极节点直接连接到第一晶体管的栅极节点；以及源极跟随器晶体管，具有源极节点、栅极节点和漏极节点，其中源极节点直接连接到第一晶体管和第三晶体管的连接的栅极节点，并且栅极节点耦合到第三晶体管的漏极节点。
栅极节点晶体管源极节点漏极节点耦合到电源电压节点电流镜像电路源极跟随器晶体管第一开关输出分支输入分支复制

[发明专利]切换电路、可变电容器电路及其集成电路-CN200780048377.2有效
发明人：冈信大和 -专利权人：索尼株式会社
申请日： 2007-10-05 - 公布日： 2009-11-11 - 主分类号： H03K17/687 文献下载
摘要：第一端子(T1)经由电容器(C11)而与背栅极被分离的MOS-FET(Q11)的漏极(或源极)相连接。该MOS-FET(Q11)在其源极(或漏极)与第二端子(T2)相连接。背栅极与源极(或漏极)相连接。控制电压(VG)提供至该MOS-FET(Q11)的栅极，以及经由电阻元件(R12)将具有与该控制电压(VG)的极性相反的极性的电压提供至该漏极。
切换电路可变电容器及其集成电路

[发明专利]一种具有宽输入电压范围的亚阈值电平转换器-CN201610262083.0有效
发明人：曹元;赵晓锦;温志煌 -专利权人：深圳大学
申请日： 2016-04-25 - 公布日： 2019-07-09 - 主分类号： H03K19/0185 文献下载
摘要：本发明公开了一种具有宽输入电压范围的亚阈值电平转换器，包括威尔逊电流镜和反相器，威尔逊电流镜包括三个PMOS和两个NMOS，第一PMOS和第二PMOS的源极接高供电电压；第一PMOS的漏极接第三PMOS的源极，第三PMOS的漏极接第一NMOS的漏极，第一NMOS的源极接地；第二PMOS的漏极接第二NMOS的漏极，第二NMOS的源极接地；第一PMOS和第二PMOS的栅极接第一PMOS的漏极，第三PMOS的栅极接第二PMOS的漏极；第一NMOS的栅极作为威尔逊电流镜的第一输入端接反相器的一端，第二NMOS的栅极作为威尔逊电流镜的第二输入端接反相器的另一端；第二PMOS的漏极是威尔逊电流镜的输出端，在反相器上接输入电平本发明解决了威尔逊电流镜结构的电压下降问题和交叉耦合结构在亚阈值电压下的功耗问题。
一种具有输入电压范围阈值电平转换器