“源极连接”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果16650104个，建议您升级VIP下载更多相关专利

[发明专利]半导体装置-CN201910440658.7有效
发明人：宫崎裕二 -专利权人：三菱电机株式会社
申请日： 2019-05-24 - 公布日： 2023-07-07 - 主分类号： H03K17/567 文献下载
摘要：本发明的目的在于提供能够抑制将多个开关元件并联连接的半导体装置的电流不平衡的半导体装置。该半导体装置的特征在于，具备：第1开关元件，其具有第1栅极、第1源极以及第1漏极，该第1源极经由第1连接线而与共通端子连接；第2开关元件，其具有第2栅极、第2源极以及第2漏极，该第2源极经由第2连接线而与该第1源极连接，经由该第1连接线和该第2连接线而与该共通端子连接，该第2漏极与该第1漏极连接；第1电容器，其将该第1源极和电源的高电压侧进行连接；第1电路元件，其一端连接至该电源的高电压侧和该第1电容器之间；以及第2电容器，其将该第2源极和该第1电路元件的另一端进行连接。
半导体装置

[发明专利]整合式源极驱动系统-CN201110372975.3有效
发明人：林勇旭;杜明鸿;钟竣帆;徐智哲 -专利权人：友达光电股份有限公司
申请日： 2011-11-22 - 公布日： 2012-03-28 - 主分类号： G09G3/20 文献下载
摘要：本发明披露了一种整合式源极驱动系统。该源极驱动系统包含第一源极驱动集成电路，及第二源极驱动集成电路。第一源极驱动集成电路包含第一源极驱动器，用以接收第一显示数据，且根据第一显示数据驱动显示面板第一区块的像素。第二源极驱动集成电路包含第二源极驱动器，电连接于该第一源极驱动器，用以接收第二显示数据，且根据第二显示数据驱动该显示面板第二区块的像素。该第一源极驱动器根据该第一显示数据产生第一显示参数，该第二源极驱动器根据该第二显示数据产生第二显示参数，该第一源极驱动器根据该第一与第二显示参数产生并传送第三显示参数至第二源极驱动器。
整合式源极驱动系统

[发明专利]像素单元和图像传感器-CN201880036761.9在审
发明人：徐泽 -专利权人：深圳市大疆创新科技有限公司
申请日： 2018-09-27 - 公布日： 2020-01-31 - 主分类号： H04N5/369 文献下载
摘要：该像素单元包括光电转换器件；传输管；复位管；第一源极跟随器和第二源极跟随器，第一源极跟随器和第二源极跟随器的栅极均与传输管和复位管之间的浮置扩散区电连接，第一源极跟随器和第二源极跟随器的源极均通过选通管与行选择线相连；开关器件，与第二源极跟随器相连，当开关器件导通时，第二源极跟随器与第一源极跟随器同时工作；当开关器件断开时，第一源极跟随器工作，第二源极跟随器不工作。本申请可以根据实际需要，在像素单元的源极跟随器的尺寸和浮置扩散区的电荷/电压增益之间进行权衡，从而有效控制像素单元输出的图像信号的信噪比。
源极跟随器像素单元开关器件浮置扩散区传输管复位光电转换器件图像传感器电压增益图像信号行选择线有效控制电荷电连接信噪比选通管导通断开源极输出申请

[发明专利]一种液晶显示面板及其修复方法-CN201510976587.4有效
发明人：刘文雄;王鸣昕 -专利权人：南京中电熊猫液晶显示科技有限公司
申请日： 2015-12-23 - 公布日： 2018-10-09 - 主分类号： G02F1/1362 文献下载
摘要：本发明公开了一种液晶显示面板，包括：数据线，其中该数据线包括位于显示区域外的前端源极配线部分和位于显示区域内的显示区域像素数据线部分；多条源极悬浮线，横跨在所述的源极配线的上方；配线修复线，与每一所述源极悬浮线部分重叠；以及第一像素修复线；其中，未进行修复时，所述的源极配线分别与源极悬浮线和配线修复线隔离，所述配线修复线与所述第一像素修复线隔离；进行修复时，所述的源极配线与某一源极悬浮线电连接，该源极悬浮线与所述配线修复线电连接；所述配线修复线与所述第一像素修复线电连接或不连接。通过本发明的方案，不仅可以解决数据线的前端源极配线部分的断线修复，还可以解决显示区域像素数据线部分的断线修复。
一种液晶显示面板及其修复方法

[发明专利]过驱动装置-CN201210454657.6有效
发明人：李明亮;陈郁仁;孟庆超 -专利权人：台湾积体电路制造股份有限公司
申请日： 2012-11-13 - 公布日： 2014-05-21 - 主分类号： H03K19/0185 文献下载
摘要：本发明公开了一种过驱动装置，包括：第一和第二晶体管，第一和第二晶体管的源极连接至第一电压端，第一晶体管的栅极和第二晶体管的漏极连接至第一输出端，第一晶体管漏极和第二晶体管的栅极连接至第二输出端；第三和第四晶体管，它们的栅极连接至第二电压端，第三晶体管的源极连接至第一晶体管的漏极，第四晶体管的源极连接至第二晶体管的漏极；第五晶体管，源极连接至第三晶体管的源极，栅极连接至第三晶体管的漏极，漏极连接至第二电压端；第六晶体管，源极连接至第四晶体管的源极，栅极连接至第四晶体管的漏极，漏极连接至第二电压端；第三晶体管的漏极经第七晶体管连接至第一输入端；第四晶体管的漏极经第八晶体管连接至第二输入端。
驱动装置

[发明专利]一种共源共栅结构的电流源-CN201910687739.7在审
发明人：王海波;张洪俞;黎敏霞 -专利权人：南京微盟电子有限公司
申请日： 2019-07-29 - 公布日： 2019-10-15 - 主分类号： G05F1/56 文献下载
摘要：本发明提出了一种共源共栅结构的电流源，包括基准电流源Ibias、PMOS管P1、PMOS管P2和PMOS管P3，PMOS管P1的源极与衬底互连并连接电源VCC，PMOS管P1的栅极与漏极互连并连接基准电流源Ibias的正端以及PMOS管P2的栅极和PMOS管P3的栅极，基准电流源Ibias的负端接地，PMOS管P2的源极与衬底源互连并连接电源VCC以及PMOS管P3的衬底，PMOS管P2的漏极连接PMOS管P3的源极，PMOS管P3的漏极作为共源共栅结构电流源的输出端，输出镜像电流Imirror。
共源共栅结构基准电流源电流源互连衬底漏极源极连接电源负端接地镜像电流输出端正端输出

[发明专利]半导体装置-CN201510116651.1有效
发明人：林立凡;陈世鹏 -专利权人：台达电子工业股份有限公司
申请日： 2015-03-17 - 公布日： 2018-10-16 - 主分类号： H01L23/485 文献下载
摘要：本发明公开了一种半导体装置包含主动层、源极、漏极、栅极、第一介电层、源极导线、第一源极贯穿结构、第二介电层、源极垫与第二源极贯穿结构。源极置于主动层上且沿第一方向延伸。漏极置于主动层上，且与源极交替排列。栅极分别置于源极与漏极之间。第一介电层覆盖源极、漏极与栅极。源极导线置于第一介电层上。第二介电层覆盖源极导线。源极垫置于第二介电层上，且包含第一源极主干、第一源极分支与源极次分支。第一源极主干沿第一方向延伸。第一源极分支突出于第一源极主干，且置于源极导线上。源极次分支突出于第一源极分支，且置于源极上。在不增加源极漏极之间电容值的情况下，源极垫可降低源极本身的电阻，且漏极垫可降低漏极本身的电阻。
半导体装置

[发明专利]芯片电极引出结构及其封装结构、功率半导体器件模块-CN202211406272.2在审
发明人：杜玉杰;魏晓光;孙帅;代安琪;唐新灵;金锐 -专利权人：北京智慧能源研究院
申请日： 2022-11-10 - 公布日： 2023-03-07 - 主分类号： H01L23/48 文献下载
摘要：本发明公开了芯片电极引出结构及其封装结构、功率半导体器件模块，芯片电极引出结构包括：第一源极模块的第一侧面、第二源极模块的第一侧面、栅极模块的第一侧面、功率芯片的漏极均固定至漏极金属板的第一侧面上；第一源极模块的第二侧面与功率芯片的源极连接并引出，将引出的电极作为开尔文源极；第二源极模块的第二侧面与功率芯片的源极连接并引出，将引出的电极作为功率回路源极；栅极模块的第二侧面与功率芯片的栅极连接并引出。
芯片电极引出结构及其封装功率半导体器件模块

[发明专利]移位寄存器电路、有源矩阵基板以及显示装置-CN202110218752.5在审
发明人：高桥佳久 -专利权人：夏普株式会社
申请日： 2021-02-26 - 公布日： 2021-08-27 - 主分类号： G11C19/28 文献下载
摘要：移位寄存器电路(50)中的各级SR的电路具备：第一晶体管(MC)，其栅极与置位端子连接，源极或漏极与内部节点电连接；第二晶体管(MD)，其源极和漏极的一方与内部节点电连接，源极和漏极的另一方与基准电压源电连接；第三晶体管(MA)，其栅极与内部节点电连接，源极和漏极的一方与时钟端子电连接，源极和漏极的另一方与第一输出端子电连接；自举电容器(C)，其一端与内部节点电连接，另一端与第一输出端子电连接；以及稳定化电路
移位寄存器电路有源矩阵以及显示装置

[发明专利]一种开关电路及电容电阻混合型SAR ADC-CN201910302768.7在审
发明人：陈文韬;熊正东;陈国安;陈旺;唐振中;李兴祥;刘惠民 -专利权人：珠海泰芯半导体有限公司
申请日： 2019-04-15 - 公布日： 2019-08-02 - 主分类号： H03M1/08 文献下载
摘要：本发明公开了一种开关电路及电容电阻混合型SAR ADC；开关电路包括源极与电源电连接的开关管，还包括电阻、第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第三PMOS管以及第三NMOS管；电阻的一端接电源，另一端与第一PMOS管的源极电连接；第一PMOS管的漏极与第一NMOS管的漏极、第一NMOS管的栅极、第二NMOS管的栅极以及第三NMOS管的栅极电连接；第一PMOS管的栅极与第二PMOS管的栅极、第二PMOS管的漏极以及第二NMOS管的漏极电连接；第一NMOS管的源极接地；第二PMOS管的源极接电源；第二NMOS管的源极接地；第三NMOS管的源极接地，漏极与第三PMOS管的漏极电连接；第三PMOS管的源极接电源，栅极与第三PMOS管的漏极、开关管的栅极电连接；本发明降低源极电压对开关管导通阻抗的影响。
漏极电连接源极开关电路源极接地电源电容电阻开关管电阻电源电连接开关管导通源极电压阻抗

[实用新型]一种开关电路及电容电阻混合型SAR ADC-CN201920510517.3有效
发明人：陈文韬;熊正东;陈国安;陈旺;唐振中;李兴祥;刘惠民 -专利权人：珠海泰芯半导体有限公司
申请日： 2019-04-15 - 公布日： 2020-01-07 - 主分类号： H03M1/08 文献下载
摘要：本实用新型公开了一种开关电路及电容电阻混合型SAR ADC；开关电路包括源极与电源电连接的开关管，还包括电阻、第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第三PMOS管以及第三NMOS管；电阻的一端接电源，另一端与第一PMOS管的源极电连接；第一PMOS管的漏极与第一NMOS管的漏极、第一NMOS管的栅极、第二NMOS管的栅极以及第三NMOS管的栅极电连接；第一PMOS管的栅极与第二PMOS管的栅极、第二PMOS管的漏极以及第二NMOS管的漏极电连接；第一NMOS管的源极接地；第二PMOS管的源极接电源；第二NMOS管的源极接地；第三NMOS管的源极接地，漏极与第三PMOS管的漏极电连接；第三PMOS管的源极接电源，栅极与第三PMOS管的漏极、开关管的栅极电连接；本实用新型降低源极电压对开关管导通阻抗的影响。
漏极电连接源极源极接地本实用新型电源开关电路开关管电阻电源电连接开关管导通电容电阻源极电压阻抗

[发明专利]晶体管阵列-CN201980043952.2在审
发明人： J·索卡特斯;H·万德克邱武 -专利权人：弗莱克因艾伯勒有限公司
申请日： 2019-05-31 - 公布日： 2021-02-05 - 主分类号： H01L27/12 文献下载
摘要：一种制造器件的技术，该器件包括限定晶体管阵列的各层的堆叠并且包含在各层级之间的一个或多个导电连接，其中该方法包括：形成源极‑漏极导体图案，该源极‑漏极导体图案限定源极导体阵列和漏极导体阵列，每个源极导体为晶体管阵列的相应晶体管集合提供寻址线，并且每个漏极导体与晶体管阵列的相应晶体管相关联；其中形成所述源极‑漏极导体图案包括：形成第一导体子图案，该第一导体子图案至少在寻址线的区域中包括导体材料，并且至少在其中源极和漏极导体最接近的区域中提供源极‑漏极导体图案的导电表面；在源极导体和漏极导体最接近的区域中掩蔽第一导体子图案；此后形成第二导体子图案，该第二导体子图案至少在寻址线的区域中也包括导体材料，并且在其中要形成与源极‑漏极导体图案的导电层间连接的一个或多个互连区域中提供源极‑漏极导体图案的导电表面；此后在源极导体和漏极导体最接近的区域中对第一导体子图案去掩蔽；以及在源极‑漏极导体图案上方原位对半导体沟道材料层构图。
晶体管阵列

[发明专利]一种受耐压限制的负高压的泄放电路-CN202010612242.1有效
发明人：蒋丁;温靖康;王振彪 -专利权人：深圳市芯天下技术有限公司
申请日： 2020-06-30 - 公布日： 2020-10-02 - 主分类号： G11C5/14 文献下载
摘要：本发明公开了一种受耐压限制的负高压的泄放电路，第一PMOS管漏极连接电源电压，第一PMOS管栅极、第一NMOS管栅极分别连接电荷泵使能信号，第一PMOS管源极连接第二PMOS管漏极，第二PMOS管栅极和源极连接在一起后分别与第三PMOS管漏极、第一NMOS管漏极连接，第一NMOS管源极接地，第三PMOS管栅极、第二NMOS管漏极、第三NMOS管栅极分别连接公共端，第三PMOS管源极与电阻一端连接，电阻另一端分别与第二NMOS管栅极、第三NMOS管漏极连接，第二NMOS管源极、第三NMOS管源极分别连接负高压；通过采用本电路，电路中所有mos管所承受的电压差均在耐压范围内，保证mos管正常使用。
一种耐压限制高压电路

[发明专利]一种基于7T SRAM的存内计算单元及装置-CN202210923209.X在审
发明人：乔树山;陶皓;尚德龙;周玉梅 -专利权人：中科南京智能技术研究院
申请日： 2022-08-02 - 公布日： 2022-10-21 - 主分类号： G11C11/418 文献下载
摘要：该单元中管M1的源极和管M2的源极均接VDD，管M1的漏极、管M3的源极、管M5的漏极、管M2的栅极以及管M6的栅极均与Q`点连接，管M1的栅极、管M5的栅极、管M6的漏极、管M2的漏极、管M4的源极以及管M7的栅极均与Q点连接，管M3的栅极与字线WL连接，管M3的漏极与位线BLB连接，管M4的栅极与字线WL连接，管M4的漏极与位线BL连接，管M5的源极与管M6的源极连接，并接VSS，管M7的漏极接IN端，管M7的源极与位线RBL连接。
一种基于 sram 计算单元装置

[发明专利]共源共栅放大器-CN201280076909.4在审
发明人：嘉藤胜也;宫下美代;冈俊英;堀口健一;森一富;向井谦治;藤原孝信 -专利权人：三菱电机株式会社
申请日： 2012-11-09 - 公布日： 2015-07-08 - 主分类号： H03F1/22 文献下载
摘要：多个源极接地晶体管(3)相互并联连接，多个栅极接地晶体管(4)相互并联连接。多个栅极接地晶体管(4)的源极(4s)分别与多个源极接地晶体管(3)的漏极(3d)连接。多个接地焊盘(5)与多个源极接地晶体管(3)的源极(3s)连接。多个接地电容(6)连接在多个栅极接地晶体管(4)的栅极(4g)和接地焊盘(5)之间。在接地焊盘(5)与多个栅极接地晶体管(4)之间交替配置有多个源极接地晶体管(3)和多个接地电容(6)。
共源共栅放大器