“沟槽MOSFET”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果90627个，建议您升级VIP下载更多相关专利

[发明专利]沟槽MOSFET和沟槽MOSFET的制造方法-CN201811607412.6在审
发明人：肖璇;叶俊;李杰 -专利权人：无锡华润华晶微电子有限公司
申请日： 2018-12-27 - 公布日： 2020-07-07 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了沟槽MOSFET和沟槽MOSFET的制造方法，所述沟槽MOSFET包括外延层、多个沟槽和体区；外延层具有第一导电类型；沟槽形成于所述外延层中，所述多个沟槽的至少两个相连通；所述沟槽的内部设置有栅结构；体区具有第二导电类型，设置在所述沟槽之间。发明的沟槽MOSFET的至少一沟槽与至少两个沟槽相连通，体区设置在所述沟槽之间，使得体区邻接于沟槽的表面积增大，可发生导电类型反转形成反型层的区域变大，增加了体区中形成反型层的密度，即增加了导电沟道的密度，降低了沟槽MOSFET的沟道电阻，从而降低了沟槽MOSFET的比导通电阻。
沟槽 mosfet 制造方法

[发明专利]一种基于Resurf效应的屏蔽栅沟槽型MOSFET器件及其制备方法-CN202310385852.6在审
发明人：朱伟东;赵泊然;孙明光;李振道 -专利权人：江苏应能微电子股份有限公司
申请日： 2023-04-12 - 公布日： 2023-05-12 - 主分类号： H01L29/06 文献下载
摘要：本发明属于MOSFET器件领域，公开了一种基于Resurf效应的屏蔽栅沟槽型MOSFET器件及其制备方法，包括屏蔽栅沟槽型MOSFET结构，屏蔽栅沟槽型MOSFET结构中还包括P‑top层，所述P‑top层包覆在沟槽外侧的底部以及沟槽底部的两侧。本发明利用外延工艺将resurf技术中的P‑top层做入屏蔽栅沟槽型MOSFET器件的漂移区中，使得屏蔽栅沟槽型MOSFET器件能够提升外延层的浓度从而降低其比导通电阻，进一步降低导通损耗。
一种基于 resurf 效应屏蔽沟槽 mosfet 器件及其制备方法

[实用新型]一种MOSFET器件-CN201620786973.7有效
发明人：左义忠;曹务臣;于博伟;贾国;迟永欣 -专利权人：吉林华微电子股份有限公司
申请日： 2016-07-25 - 公布日： 2016-12-28 - 主分类号： H01L29/40 文献下载
摘要：本实用新型涉及半导体器件技术领域，尤其涉及一种MOSFET器件。其包括肖特基二极管和沟槽MOSFET，沟槽MOSFET由下到上依次包括N+衬底、耐压漂移区、P型体区外延层和N+源区外延层；在沟槽MOSFET的上端开设有栅区沟槽和肖特基沟槽，且两者均位于耐压漂移区内，肖特基沟槽深于栅区沟槽；在栅区沟槽内固定设置有栅电极，栅电极与栅区沟槽间存在栅氧化层，栅电极的上半部分外围设置有栅电极绝缘保护层；肖特基二极管的下端与肖特基沟槽配合；肖特基二极管与沟槽MOSFET的源极公用金属电极本实用新型提供的MOSFET器件，能够增强栅氧化层的可靠性，制造成本得以降低。
一种 mosfet 器件

[发明专利]具有介电隔离沟槽的横向MOSFET-CN201210202711.8有效
发明人：陈柏羽 -专利权人：台湾积体电路制造股份有限公司
申请日： 2012-06-15 - 公布日： 2013-09-18 - 主分类号： H01L29/06 文献下载
摘要：本发明公开的一种横向沟槽MOSFET包括在绝缘体上硅衬底上方形成的介电隔离沟槽。横向沟槽MOSFET还包括在漏极/源极区和绝缘体之间形成的第一漂移区，以及在介电隔离沟槽与绝缘体之间形成的第二漂移区。介电沟槽和绝缘体有助于完全耗尽漂移区。被耗尽的区域可提高横向沟槽MOSFET的击穿电压和导通电阻。本发明还公开了具有介电隔离沟槽的横向MOSFET。
具有隔离沟槽横向 mosfet

[发明专利]半导体器件-CN202310210380.0在审
发明人：平林诚滋;小嶋勇介 -专利权人：瑞萨电子株式会社
申请日： 2023-03-07 - 公布日： 2023-09-12 - 主分类号： H01L27/088 文献下载
摘要：本公开涉及一种半导体器件，改进了包括主MOSFET和感测MOSFET的半导体器件的性能，主MOSFET和感测MOSFET具有双栅极结构，双栅极结构包括在沟槽内的栅极电极和场板电极。包括第二沟槽内的栅极电极和场板电极的主MOSFET和包括第四沟槽内的栅极电极和场板电极的用于电流检测的感测MOSFET分别被不同的终端环围绕。
半导体器件

[发明专利]一种集成肖特基的MOSFET-CN201710021156.1在审
发明人：李风浪 -专利权人：东莞市联洲知识产权运营管理有限公司
申请日： 2017-01-11 - 公布日： 2017-06-23 - 主分类号： H01L27/07 文献下载
摘要：本发明涉及功率半导体领域，特别涉及一种集成肖特基的MOSFET，包括MOSFET区域以及两个MOSFET区域之间的肖特基区域，所述肖特基区域的N型漂移区上表面中形成两个不连续的第二沟槽，所述两个第二沟槽内、所述第二沟槽上以及两个第二沟槽之间沉积阳极金属，所述阳极金属与所述MOSFET区域的源电极电性连接，所述第二沟槽与其相邻的MOSFET区域的P型掺杂区接触，并且所述第二沟槽深度不大于所述MOSFET区域的
一种集成肖特基 mosfet

[发明专利]MOSFET芯片的制造方法-CN202310717816.5有效
发明人：王海强;何昌;张光亚;蒋礼聪;袁秉荣;陈佳旅 -专利权人：深圳市美浦森半导体有限公司
申请日： 2023-06-16 - 公布日： 2023-09-12 - 主分类号： H01L21/8234 文献下载
摘要：本发明公开了MOSFET芯片的制造方法，包括在半导体基片之中形成沟槽，所述沟槽包括第一沟槽和第二沟槽，在所述沟槽之中形成栅氧化层和多晶硅栅；所述第一沟槽位于MOSFET芯片的元胞区，所述第二沟槽位于MOSFET芯片的预设静电保护电路区域；采用离子注入、退火工艺，形成体区，所述体区包括第一体区和第二体区；所述第一体区位于MOSFET芯片的元胞区；所述第二体区位于MOSFET芯片的预设静电保护电路区域，被第二沟槽分割成两个独立的第二体区
mosfet 芯片制造方法

[发明专利]沟槽型MOSFET的制作方法、沟槽型MOSFET和电子产品-CN201910954530.2有效
发明人：诸舜杰;阮孟波;董建新 -专利权人：上海韦尔半导体股份有限公司
申请日： 2019-10-09 - 公布日： 2022-06-24 - 主分类号： H01L21/8234 文献下载
摘要：本发明公开了一种沟槽型MOSFET的制作方法、沟槽型MOSFET和电子产品，可以有效解决导电层中出现空洞的技术问题，所述制备方法包括：提供衬底；形成从下往上依次位于所述衬底表面的氧化层X和导电层；对所述氧化层X与所述导电层进行刻蚀以形成多个突起结构，所述突起结构为沟槽的填充材料；在所述导电层上生长氧化层Y；在多个所述突起结构之间形成外延层，所述外延层上形成有PN结。所述沟槽型MOSFET是由沟槽型MOSFET的制作方法制备获得，电子产品包括上述沟槽型MOSFET。
沟槽 mosfet 制作方法电子产品

[实用新型]一种沟槽MOSFET-CN201220420536.5有效
发明人：李俊俏;唐翠;朱超群;陈宇 -专利权人：宁波比亚迪半导体有限公司
申请日： 2012-08-23 - 公布日： 2013-05-22 - 主分类号： H01L29/78 文献下载
摘要：本实用新型提出了一种沟槽MOSFET，该沟槽MOSFET包括衬底及其上形成的外延层，形成在该外延层内的沟槽及被沟槽分割的轻掺杂区，在沟槽的内表面形成有第一介质层，在沟槽内的第一介质层上形成有导电的填充层，在轻掺杂区内形成有重掺杂区，该沟槽MOSFET还包括外围金属层，栅极金属层，源极金属层和漏极金属层。本实用新型的沟槽MOSFET采用沟槽结构代替传统分压环来控制器件耐压，能够减少工艺步骤，降低成本，提高生产效率和可靠性。
一种沟槽 mosfet

[发明专利]具有温度检测功能的MOSFET结构及制造方法-CN202111373046.4有效
发明人：徐永年;杨世红 -专利权人：陕西亚成微电子股份有限公司
申请日： 2021-11-19 - 公布日： 2022-02-22 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种具有温度检测功能的MOSFET结构，其中，N+衬底包括MOSFET漏极和二极管阴极，N‑外延层层叠于N+衬底的上表面，N‑外延层上表面设有MOSFET的栅极沟槽、多个MOSFET隔离沟槽和至少一个二极管隔离沟槽，栅氧化层生成于N‑外延层、栅极沟槽、隔离沟槽以及二极管隔离沟槽的表面，MOSFET源极在MOSFET P型体区的接触孔中经由离子注入后气相淀积金属形成，至少一个二极管阳极在二极管P型体区的接触孔中经由离子注入后气相淀积金属形成，至少一个二极管阳极与MOSFET源极的距离小于第一阈值且大于零，所述第一阈值由所述MOSFET结构的耐压等级以及二极管的耐压等级决定。
具有温度检测功能 mosfet 结构制造方法

[发明专利]一种沟槽MOSFET及其制造方法-CN201210301849.3在审
发明人：李俊俏;唐翠;朱超群;陈宇 -专利权人：比亚迪股份有限公司
申请日： 2012-08-23 - 公布日： 2014-03-12 - 主分类号： H01L29/06 文献下载
摘要：发明提出了一种沟槽MOSFET及其制造方法，该沟槽MOSFET包括衬底及其上形成的外延层，形成在该外延层内的沟槽及被沟槽分割的轻掺杂区，在沟槽的内表面形成有第一介质层，在沟槽内的第一介质层上形成有导电的填充层，在轻掺杂区内形成有重掺杂区，该沟槽MOSFET还包括外围金属层，栅极金属层，源极金属层和漏极金属层。本发明的沟槽MOSFET采用沟槽结构代替传统分压环来控制器件耐压，能够减少工艺步骤，降低成本，提高生产效率和可靠性。本发明的沟槽MOSFET制造方法使得工艺流程中光刻采用的七层掩膜版减小为三层至五层，减少工艺步骤，缩短了工艺周期，降低了光刻成本。
一种沟槽 mosfet 及其制造方法

[发明专利]沟槽MOSFET及其制造方法-CN201811414618.7有效
发明人：蒋容;肖胜安 -专利权人：深圳尚阳通科技股份有限公司
申请日： 2018-11-26 - 公布日： 2023-06-23 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种沟槽MOSFET，包括：原胞区和外围区，原胞区中形成有沟槽MOSFET的器件单元结构，在外围区中形成有用于降低沟槽MOSFET的输出电容非线性的沟槽MOS电容，沟槽MOS电容包括：第二沟槽栅，由形成于第二沟槽中的第二栅介质层和第二多晶硅栅叠加而成；第二多晶硅栅的侧面覆盖的第一外延层的表面未形成源区，由第一外延层组成的漂移区延伸在整个原胞区和外围区中，在漂移区的背面形成有漏区；第二多晶硅栅的顶部通过接触孔连接到源极；沟槽MOS电容和器件单元结构组成并联结构并在器件反偏时提升整个沟槽MOSFET的输出电容并降低输出电容的非线性。本发明还公开了一种沟槽MOSFET的制造方法。
沟槽 mosfet 及其制造方法

[发明专利]高密度MOSFET阵列及其制备方法-CN201410065226.X有效
发明人：李亦衡;金钟五;常虹 -专利权人：万国半导体股份有限公司
申请日： 2014-02-26 - 公布日： 2017-04-12 - 主分类号： H01L27/088 文献下载
摘要：本发明提供一种高密度沟槽栅极的MOSFET阵列及制备方法，包括分为MOSFET阵列区和栅极拾取区的半导体衬底；多个精确隔开的氮化物压盖的有源沟槽栅极堆栈，嵌入在外延区中。每个氮化物压盖的有源沟槽栅极堆栈包括一个多晶硅沟槽栅极的堆栈，多晶硅沟槽栅极带有栅极氧化物壳和氮化硅压盖，覆盖在多晶硅沟槽栅极上方，并水平定位至栅极氧化物壳。氮化物压盖的有源沟槽栅极堆栈与源极、本体、外延区一起在MOSFET阵列区中构成MOSFET器件。在MOSFET阵列区和栅极拾取区上方，一个带图案的电介质区在MOSFET阵列上，一个带图案的金属层在带图案的电介质区上方。带图案的金属层和MOSFET阵列、栅极拾取区一起，通过内部氮化物压盖的有源沟槽栅极堆栈间隔，构成自对准的源极和本体接头。
高密度 mosfet 阵列及其制备方法

[发明专利]一种具有台阶状沟槽栅和改进的源体接触性能的沟槽MOSFET及其制造方法-CN200910178706.6有效
发明人：谢福渊 -专利权人：力士科技股份有限公司
申请日： 2009-09-25 - 公布日： 2011-04-27 - 主分类号： H01L27/088 文献下载
摘要：本发明公开了一种具有台阶状沟槽栅和改进的源体接触性能的沟槽MOSFET与其制造方法，与现有技术中的沟槽MOSFET相比，根据本发明的沟槽MOSFET，由于源体接触沟槽与体接触区之间的接触面积增大，因而具有较小的接触电阻和更好的接触性能同时，台阶状沟槽栅的应用使得栅电容和导通电阻过大的问题得以解决。
一种具有台阶沟槽改进接触性能 mosfet 及其制造方法

[发明专利]沟槽型碳化硅MOSFET结构及其制作方法-CN202211350363.9在审
发明人：黄昕;高洪波 -专利权人：广州安海半导体股份有限公司
申请日： 2022-10-31 - 公布日： 2022-12-23 - 主分类号： H01L29/06 文献下载
摘要：本发明公开了一种沟槽型碳化硅MOSFET结构及其制作方法，所述沟槽型碳化硅MOSFET结构包括沟槽栅极区域，所述沟槽栅极区域包括：通过掺杂形成的至少一个第一PN结；通过掺杂形成的至少一个第二PN结，所述第二本发明的沟槽型碳化硅MOSFET结构，通过形成反向设置的两个PN结，能降低碳化硅MOSFET结构的输入电容和输出电容。
沟槽碳化硅 mosfet 结构及其制作方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 90627 条