“槽栅超结”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果4173694个，建议您升级VIP下载更多相关专利

[发明专利]一种碳化硅槽栅功率MOSFET器件及制备方法-CN202210358599.0在审
发明人：王颖;沈培;包梦恬;曹菲 -专利权人：杭州电子科技大学
申请日： 2022-04-06 - 公布日： 2022-07-12 - 主分类号： H01L29/06 文献下载
摘要：本发明提供了一种碳化硅槽栅功率MOSFET器件及制备方法。本发明使用n型柱包裹侧壁p型柱构成一种侧壁超结电场调制区来改善SiC功率槽栅MOSFET电学性能。本发明侧壁超结电场调制区使得沟槽底部周围电场均匀，从而起到了进一步缓解沟槽底部拐角处高场强，保护了栅氧化层。通过改变n型柱与栅极之间的距离，选取一组最优距离使得击穿电压与比导通电阻之间很好地折中。并且由n型柱包裹层与侧壁p型柱构成的侧壁超结电场调制区具有的p‑n结的面积较SiC全超结槽栅MOSFET结构小，从而导致新结构的栅‑漏电荷Qgd比传统SiC全超结槽栅MOSFET结构的栅‑漏电荷Qgd略小。
一种碳化硅功率 mosfet 器件制备方法

[发明专利]一种具有双侧面超结槽栅LDMOS器件-CN202111139200.1在审
发明人：陈伟中;周铸;秦海峰 -专利权人：重庆邮电大学
申请日： 2021-09-26 - 公布日： 2022-01-11 - 主分类号： H01L29/78 文献下载
摘要：本发明涉及一种具有双侧面超结槽栅LDMOS器件，属于半导体技术领域。该器件由双侧面超结槽栅区和LDMOS导电区组成，利用二氧化硅隔离层将双侧面超结槽栅区和LDMOS导电区分离，双侧面超结槽栅区由槽栅P+接触区、P型辅助耗尽区、漏极N‑buffer区、漏极N+区、漏极P+本发明在传统LDMOS器件结构上，使用双侧面超结槽栅技术，在保证获得较高的击穿电压下，能够大幅降低器件的比导通电阻和增大器件的跨导，最终提高器件的Baliga优值FOM，并打破了硅极限。
一种具有侧面超结槽栅 ldmos 器件

[发明专利]带沟槽栅结构的深槽超结MOSFET器件及其加工工艺-CN201811012310.X在审
发明人：许剑;刘桂芝;夏虎 -专利权人：无锡麟力科技有限公司
申请日： 2018-08-31 - 公布日： 2018-11-13 - 主分类号： H01L29/06 文献下载
摘要：本发明涉及功率器件技术领域，尤其涉及一种带沟槽栅结构的深槽超结MOSFET器件，其结构包括N+型衬底、N‑型外延层、P型柱深槽结构、P型体区、P+有源区、N+有源区、栅极氧化层、多晶硅栅极、介质层、源极金属；本发明所述的带沟槽栅结构的深槽超结MOSFET器件采用沟槽栅结构，且沟槽栅位于P型柱深槽结构正上方，P型柱深槽结构位于N‑外延层内，该结构既保留了深槽超结MOSFET器件横向耗尽快，耐压高的特点，同时又具有沟槽栅屏蔽JFET电阻的特点，从而提高了超结MOSFET器件的功率密度。
超结MOSFET 沟槽栅结构深槽深槽结构沟槽栅外延层源区多晶硅栅极栅极氧化层功率器件器件横向源极金属介质层衬底电阻耐压屏蔽保留

[实用新型]带沟槽栅结构的深槽超结MOSFET器件-CN201821424487.6有效
发明人：许剑;刘桂芝;夏虎 -专利权人：无锡麟力科技有限公司
申请日： 2018-08-31 - 公布日： 2019-05-31 - 主分类号： H01L29/06 文献下载
摘要：本实用新型涉及功率器件技术领域，尤其涉及一种带沟槽栅结构的深槽超结MOSFET器件，其结构包括N+型衬底、N‑型外延层、P型柱深槽结构、P型体区、P+有源区、N+有源区、栅极氧化层、多晶硅栅极、介质层、源极金属；本实用新型所述的带沟槽栅结构的深槽超结MOSFET器件采用沟槽栅结构，且沟槽栅位于P型柱深槽结构正上方，P型柱深槽结构位于N‑外延层内，该结构既保留了深槽超结MOSFET器件横向耗尽快，耐压高的特点，同时又具有沟槽栅屏蔽JFET电阻的特点，从而提高了超结MOSFET器件的功率密度。
超结MOSFET 沟槽栅结构深槽深槽结构本实用新型沟槽栅外延层源区多晶硅栅极栅极氧化层功率器件器件横向源极金属介质层衬底电阻耐压屏蔽保留

[发明专利]一种具有L型漏极的鳍式LDMOS器件-CN202310440550.4在审
发明人：陈伟中;段祖兵;何玉婷 -专利权人：重庆邮电大学
申请日： 2023-04-23 - 公布日： 2023-07-21 - 主分类号： H01L29/78 文献下载
摘要：该器件结构特征在于其漏极采用重掺杂L型结构，延伸至二氧化硅埋层；其漂移区由中间的延伸超结槽栅区和LDMOS导电区组成，并利用二氧化硅隔离层将延伸超结槽栅区与LDMOS导电区分离。延伸超结槽栅区由槽栅P+区、槽栅P‑区、槽栅N+区、槽栅P区、槽栅P+区组成；LDMOS导电区由源极P+区、源极N+区、P‑well区、漂移区、漏极和延伸漏极ED组成。
一种具有型漏极 ldmos 器件

[发明专利]一种半导体超结功率器件-CN201911202240.9有效
发明人：龚轶;刘伟;刘磊;袁愿林;王睿 -专利权人：苏州东微半导体股份有限公司
申请日： 2019-11-29 - 公布日： 2022-04-15 - 主分类号： H01L27/02 文献下载
摘要：本发明实施例提供的一种半导体超结功率器件，包括由多个超结MOSFET单元组成的超结MOSFET单元阵列，超结MOSFET单元的栅极结构包括栅介质层、栅极和n型浮栅，栅极和n型浮栅位于栅介质层之上，且在横向上，栅极位于靠近n型源区的一侧，n型浮栅位于靠近n型漂移区的一侧，栅极通过电容耦合作用于n型浮栅；至少有一个超结MOSFET单元的n型浮栅通过栅介质层与p型体区隔离，且至少有一个超结MOSFET单元的n型浮栅通过一个位于该n型浮栅下方的栅介质层中的开口与p型体区接触形成p‑n结二极管。本发明实施例可以方便的调节半导体超结功率器件的反向恢复速度。
一种半导体功率器件

[实用新型]沟槽栅超结器件和具有其的电子装置-CN202320073381.0有效
发明人：赵心愿;秦博;吴海平 -专利权人：比亚迪半导体股份有限公司
申请日： 2023-01-10 - 公布日： 2023-07-18 - 主分类号： H01L29/06 文献下载
摘要：本实用新型公开了一种沟槽栅超结器件和具有其的电子装置，沟槽栅超结器件包括：第一导电类型的衬底层；第一导电类型的外延层，所述外延层位于所述衬底层上；沟槽栅结构，所述沟槽栅结构在所述外延层上并沿器件纵向延伸至所述外延层内；沿器件横向在所述沟槽栅结构的两侧分别排布有第一导电类型的第一超结柱体、第二导电类型的第二超结柱体和第一导电类型的外延柱体，所述第一超结柱体、所述第二超结柱体和所述外延柱体均位于所述外延层上。本实用新型的沟槽栅超结器件，采用第一超结柱体、第二超结柱体和外延柱体结构，利于电荷平衡，提高耐压性。
沟槽栅超结器件具有电子装置

[发明专利]带侧墙栅结构的深槽超结MOSFET器件及其加工工艺-CN201811012432.9在审
发明人：许剑;刘桂芝;夏虎 -专利权人：无锡麟力科技有限公司
申请日： 2018-08-31 - 公布日： 2019-01-11 - 主分类号： H01L29/78 文献下载
摘要：本发明功率器件技术领域，尤其涉及一种带侧墙栅结构的深槽超结MOSFET器件，包括N+型衬底、N‑型外延层、P型柱深槽结构、P型体区、P+有源区、N+有源区、栅极氧化层、多晶硅栅极、介质层和源极金属。该器件采用侧墙栅结构，侧墙栅位于沟槽氧化层的侧立面上，沟槽氧化层位于P型柱深槽结构正上方，P型柱深槽结构位于N‑外延层内，该结构既保留了深槽超结MOSFET器件横向耗尽快、耐压高的特点，又具有侧墙栅屏蔽JFET电阻的特点，进而提高了超结MOSFET器件的功率密度，并且同时减小了多晶硅与栅氧化层的接触面积，减小Qg栅电荷，进而减小了开关损耗，提高了开关频率。
侧墙超结MOSFET 深槽结构栅结构减小深槽沟槽氧化层外延层源区多晶硅栅极栅极氧化层功率器件开关频率开关损耗器件横向源极金属栅氧化层多晶硅介质层栅电荷屏蔽侧立衬底电阻耐压保留

[发明专利]一种低压槽栅超结MOS器件-CN201711490285.1在审
发明人：李泽宏;王为;谢驰 -专利权人：贵州恒芯微电子科技有限公司
申请日： 2017-12-30 - 公布日： 2019-07-09 - 主分类号： H01L29/78 文献下载
摘要：本发明提出的一种低压槽栅超结MOS器件，通过第一次外延后的离子注入和第二次外延后离子反扩形成埋层，并与槽栅刻蚀后的离子注入掺杂层相连形成P柱，从而与外延层形成P/N柱交替的超结结构。本发明提出的器件结构相较传统Trench MOS器件具有更高的击穿电压、更低的比导通电阻，且深槽刻蚀后的离子注入掺杂层对沟槽栅氧化层具有缓解电场作用，提高栅氧化层可靠性。本发明超结MOS结构制造工艺简便，与传统Trench MOS器件工艺兼容，只增加两次离子注入，克服了当前超结器件制造流程繁琐，成本高昂的缺点。
离子超结掺杂层低压槽刻蚀比导通电阻超结结构超结器件电场作用工艺兼容击穿电压器件结构栅氧化层制造工艺沟槽栅交替的外延层氧化层槽栅埋层深槽缓解制造

[发明专利]超结结构和超结半导体器件的制造方法-CN201110051879.9有效
发明人：罗小蓉;姚国亮;王元刚;雷天飞;葛瑞;陈曦 -专利权人：电子科技大学
申请日： 2011-03-04 - 公布日： 2011-08-10 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种超结结构和超结半导体器件的制造方法，通过刻蚀沟槽、小倾角离子注入、填充绝缘介质以及平坦化，之后形成有源层和电极等工艺关键步骤形成新型半导体超结及超结器件。相对于现有技术，本发明具有以下优点：第一，避免采用多次外延、多次注入的方式形成超结；第二、可以确保槽栅底部与体区下界面平齐或略低，从而提高器件耐压，并降低栅-源和栅-漏电容；第三，由于沟槽的深度降低，小角度注入的工艺难度降低，工艺容差增加，且拓展沟槽内介质的填充和平坦化更容易；第四、不需要复杂的掩模，避免了小角度注入对沟道区的影响；第五、避免拓展槽填充及平坦化、槽栅制作以及平坦化对已形成的体区、体接触区以及源区产生不利影响
结构半导体器件制造方法

[实用新型]带侧墙栅结构的深槽超结MOSFET器件-CN201821424488.0有效
发明人：许剑;刘桂芝;夏虎 -专利权人：无锡麟力科技有限公司
申请日： 2018-08-31 - 公布日： 2019-06-04 - 主分类号： H01L29/78 文献下载
摘要：本实用新型功率器件技术领域，尤其涉及一种带侧墙栅结构的深槽超结MOSFET器件，包括N+型衬底、N‑型外延层、P型柱深槽结构、P型体区、P+有源区、N+有源区、栅极氧化层、多晶硅栅极、介质层和源极金属。该器件采用侧墙栅结构，侧墙栅位于沟槽氧化层的侧立面上，沟槽氧化层位于P型柱深槽结构正上方，P型柱深槽结构位于N‑外延层内，该结构既保留了深槽超结MOSFET器件横向耗尽快、耐压高的特点，又具有侧墙栅屏蔽JFET电阻的特点，进而提高了超结MOSFET器件的功率密度，并且同时减小了多晶硅与栅极氧化层的接触面积，减小Qg栅电荷，进而减小了开关损耗，提高了开关频率。
侧墙超结MOSFET 深槽结构栅结构减小深槽沟槽氧化层栅极氧化层外延层源区本实用新型多晶硅栅极功率器件开关频率开关损耗器件横向源极金属多晶硅介质层栅电荷屏蔽侧立衬底电阻耐压保留

[发明专利]一种槽栅超结器件-CN201810970740.6有效
发明人：李泽宏;杨梦琦;王梁浩;蒲小庆;任敏;张金平;高巍;张波 -专利权人：电子科技大学
申请日： 2018-08-24 - 公布日： 2021-02-23 - 主分类号： H01L29/78 文献下载
摘要：本发明设计功率半导体技术，特别涉及一种槽栅DMOS器件。本发明的特征在于：基于传统槽栅超结器件结构，在第一导电类型半导体柱区中引入采用窄禁带第一导电类型半导体区，并在窄禁带第一导电类型半导体区中靠近第二导电类型半导体柱区的侧面引入宽禁带第一导电类型半导体区，通过上述措施，能够有效改变槽栅超结器件发生雪崩击穿时的雪崩击穿电流路径，使雪崩击穿电流远离重掺杂第一导电类型半导体源区下方的第二导电类型半导体体区，从而有效避免寄生BJT的开启，提高槽栅超结器件在非箝位电感负载应用中的可靠性
一种槽栅超结器件

[实用新型]一种平面栅超结MOSFET器件-CN201720314553.3有效
发明人：白玉明;章秀芝;张海涛 -专利权人：无锡同方微电子有限公司
申请日： 2017-03-29 - 公布日： 2017-10-13 - 主分类号： H01L29/78 文献下载
摘要：本实用新型涉及半导体器件技术领域，尤其是一种平面栅超结MOSFET器件，包括N+型衬底、N‑型外延层、P型柱深槽结构、P型体区、N+型源区、栅氧化层、多晶硅栅极和源极金属。本实用新型的平面栅超结MOSFET器件采用P型体区与P型柱深槽结构分离的结构，P型柱深槽结构浮空，P型体区注入在深槽Trench结构中间，该结构保留了超结MOSFET器件横向扩散高耐压的特点，又因为P型体区与P型柱深槽结构分离，减小了低电压下的Coss，让电容曲线变得平缓，改善开关特性。
一种平面栅超结 mosfet 器件

[发明专利]低压超结MOSFET栅源氧化层结构及制造方法-CN201710153059.8在审
发明人：杨乐;刘挺;岳玲 -专利权人：西安龙腾新能源科技发展有限公司
申请日： 2017-03-15 - 公布日： 2017-07-04 - 主分类号： H01L21/336 文献下载
摘要：本发明涉及低压超结MOSFET栅源氧化层结构及制造方法，通过两次氮化硅工艺对栅极源极间氧化层厚度进行调整，避免栅源间根部氧化层不均匀，造成器件失效或参数异常。本发明通过深槽填充多晶硅，两个深槽互相电荷平衡完成超结功能，再在深槽上方采用湿法腐蚀的方式形成浅槽，在浅槽中制作低压超结MOSFET，共同构成低压超结器件，可以用传统的半导体制造工艺实现，在工艺难度不增加的情况下改善第一多晶硅与栅极多晶硅之间氧化层质量
低压 mosfet 氧化结构制造方法

[发明专利]超结器件及其制造方法-CN201911098287.5在审
发明人：曾大杰 -专利权人：南通尚阳通集成电路有限公司
申请日： 2019-11-12 - 公布日： 2021-05-28 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种超结器件，超结器件各原胞形成于对应的超结单元上，包括：沟道区和平面栅，栅漏电容为由平面栅对顶部漂移区和底部的第一导电类型柱进行纵向耗尽形成的电容。超结单元中，第二导电类型柱会对第一导电类型柱进行横向耗尽，在保持超结单元的电荷平衡或使第二导电类型掺杂总量多以保证击穿电压满足要求的条件下，超结单元的顶部区域中的第二导电类型柱的宽度设置为小于第一导电类型柱的宽度，以增加平面栅对第一导电类型柱的纵向耗尽并从而增加栅漏电容。本发明还公开了一种超结器件的制造方法。本发明能增加器件的栅漏电容，能有效降低器件在应用电路中的电磁干扰以及有效降低器件在应用电路中带来的电流和电压的过冲。
器件及其制造方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条