“栅间介电层”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果4622122个，建议您升级VIP下载更多相关专利

[其他]一种半导体器件-CN201090000796.6有效
发明人：尹海洲;朱慧珑;骆志炯 -专利权人：中国科学院微电子研究所
申请日： 2010-06-11 - 公布日： 2013-05-08 - 主分类号： H01L21/336 文献下载
摘要：一种具有双接触孔的半导体器件及其制造方法，该方法包括：在半导体衬底(200)上形成源极/漏极区域(210)和替代栅结构；沉积第一层间介电层(280)；对第一层间介电层进行平坦化处理，以暴露出替代栅结构中的替代栅；去除替代栅，并沉积形成金属栅(220)；在第一层间介电层中形成第一源/漏区接触孔(240)；在第一层间介电层上沉积第二层间介电层(380)；在第二层间介电层中形成第二源/漏区接触孔(340)和栅区接触孔
一种半导体器件

[发明专利]快闪存储器及其制作方法-CN200910199993.9有效
发明人：许丹;李若加 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2009-12-04 - 公布日： 2011-06-08 - 主分类号： H01L21/8247 文献下载
摘要：一种快闪存储器的制作方法，包括：提供半导体衬底；在半导体衬底上形成栅介电层；在所述栅介电层上依次形成浮栅层、栅间介电层以及控制栅层的堆叠结构；将所述堆叠结构图形化，形成分立的存储晶体管和选择晶体管的栅极堆叠结构，所述存储晶体管的栅极堆叠结构包括：栅介电层、浮栅、栅间介电层以及控制栅，所述选择晶体管的栅极堆叠结构包括：栅介电层、下栅极、伪栅间介电层以及选择栅；离子注入形成存储晶体管的源区与漏区以及选择晶体管的源区与漏区；部分刻蚀选择晶体管栅极堆叠结构的选择栅与伪栅间介电层，形成开口，所述开口暴露出选择晶体管的下栅极；采用通孔材料填充所述开口，形成插塞，使选择晶体管的下栅极与选择栅电连接。
闪存及其制作方法

[发明专利]分离栅极闪存单元及其制造方法-CN03125025.4无效
发明人：张格荥;许汉杰 -专利权人：力晶半导体股份有限公司
申请日： 2003-04-29 - 公布日： 2004-11-03 - 主分类号： H01L27/105 文献下载
摘要：本发明公开了一种分离栅极闪存单元，其由具有一沟槽的衬底；设置于衬底上，且由隧穿介电层、浮置栅极与顶盖层所构成的堆栈结构；分别设置于堆栈结构的侧壁的第一栅间介电层与第二栅间介电层，且第一栅间介电层与沟槽的顶部相邻、设置于堆栈结构的第一栅间介电层侧与沟槽的侧壁的选择栅极、设置于选择栅极与衬底之间的选择栅极介电层、设置于堆栈结构的第二栅间介电层侧的衬底中的源极区与设置于选择栅极一侧的沟槽底部的漏极区。
分离栅极闪存单元及其制造方法

[发明专利]同时制作晶胞区与周围区的半导体元件的方法-CN201510126692.9有效
发明人：苏建伟 -专利权人：华邦电子股份有限公司
申请日： 2015-03-23 - 公布日： 2019-03-08 - 主分类号： H01L21/8234 文献下载
摘要：本发明提供一种同时制作晶胞区与周围区的半导体元件的方法，包括在衬底上依序形成栅氧化层、第一导体结构层、栅间介电层与第二导体结构层，并在第二导体结构层上形成掩模结构，再以此掩模结构为蚀刻掩模，去除晶胞区与周围区的该第二导体结构层，并以栅间介电层作为蚀刻终止层。然后，先用保护层覆盖周围区内的栅间介电层，再蚀刻晶胞区内露出的栅间介电层与第一导体结构层。之后，再对周围区的栅间介电层与第一导体结构层进行蚀刻，并以栅氧化层作为蚀刻终止层。本发明能减少周围区的氧化层损害风险。
同时制作晶胞周围半导体元件方法

[其他]一种半导体器件-CN201090000828.2有效
发明人：尹海洲;朱慧珑;骆志炯 -专利权人：中国科学院微电子研究所
申请日： 2010-09-19 - 公布日： 2013-02-27 - 主分类号： H01L21/336 文献下载
摘要：公开了一种半导体器件，在半导体衬底上形成SiGe弛豫层；在所述SiGe弛豫层上形成电介质层，在所述电介质层上形成替代栅，所述电介质层和所述替代栅构成了替代栅结构；沉积层间介电层，对所述层间介电层进行平坦化处理，以暴露出所述替代栅；刻蚀去除所述替代栅和所述电介质层，以形成开口；在所述开口中执行选择性半导体外延生长，形成半导体外延层；沉积高K介电层和金属层；以及对所沉积的金属层和高K介电层执行平坦化处理，去除覆盖在所述层间介电层上的高K介电层和金属层，形成金属栅。
一种半导体器件

[发明专利]存储器元件-CN202010288563.0有效
发明人：丁榕泉 -专利权人：旺宏电子股份有限公司
申请日： 2020-04-14 - 公布日： 2023-09-05 - 主分类号： H01L29/423 文献下载
摘要：本发明公开了一种存储器元件，其包括衬底、叠层结构、隔离结构、栅间介电层、控制栅极、第一绝缘结构、第一栅介电层以及第一栅极。叠层结构设置于衬底上。隔离结构设置于衬底中与叠层结构的两侧。栅间介电层覆盖叠层结构与隔离结构。控制栅极覆盖栅间介电层。第一绝缘结构设置于衬底中，其中第一绝缘结构的顶表面低于衬底的顶表面而暴露出部分的衬底的侧表面。第一栅介电层设置于衬底的顶表面与衬底的侧表面上。第一栅极覆盖第一栅介电层。
存储器元件

[发明专利]半导体器件及其形成方法-CN201910368379.4在审
发明人：周飞 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2019-05-05 - 公布日： 2020-11-06 - 主分类号： H01L21/336 文献下载
摘要：本发明一种半导体器件及其形成方法，包括步骤：提供衬底，所述衬底上形成有若干分隔排列的鳍部；在所述衬底上形成横跨所述鳍部的伪栅结构；在所述衬底上形成、所述伪栅结构的侧壁上形成第一层间介电层，且所述第一层间介电层的顶部低于所述伪栅结构的顶部；定义切断开口图形；沿所述切断开口图形，刻蚀所述伪栅结构，直至暴露出所述衬底，形成切断开口；在所述第一层间介电层上形成第二层间介电层，且所述第二层间介电层填充满所述切断开口，所述第二层间介电层顶部与所述伪栅结构顶部齐平
半导体器件及其形成方法

[发明专利]多次可编程存储器及其制造方法-CN200710110181.3有效
发明人：林育贤;李文芳;黄雅凰;刘明彦;沈毓康 -专利权人：联华电子股份有限公司
申请日： 2007-06-18 - 公布日： 2008-12-24 - 主分类号： H01L29/788 文献下载
摘要：所述多次可编程存储器包括隧穿介电层、浮置栅极、栅间介电层、控制栅极。隧穿介电层设置于基底上。浮置栅极设置于隧穿介电层上。栅间介电层设置于浮置栅极上，其中栅间介电层在浮置栅极的边缘部分的厚度大于在浮置栅极的中心部分的厚度。控制栅极设置于栅间介电层上。本发明的多次可编程存储器中，由于栅间介电层在浮置栅极的边缘部分的厚度大于在浮置栅极的中心部分的厚度。因此在浮置栅极的顶角与控制栅极之间较不易形成漏电流。
多次可编程存储器及其制造方法

[发明专利]非易失性存储器及其制造方法-CN201510060039.7有效
发明人：郑育明 -专利权人：物联记忆体科技股份有限公司;郑育明
申请日： 2015-02-05 - 公布日： 2019-08-06 - 主分类号： H01L27/11521 文献下载
摘要：存储单元具有堆叠结构、浮置栅极、隧穿介电层、抹除栅介电层、辅助栅介电层、源极区、漏极区、控制栅极以及栅间介电层。堆叠结构具有依序设置的栅介电层、辅助栅极、绝缘层以及抹除栅极。隧穿介电层设置于浮置栅极下。抹除栅介电层设置于抹除栅极与浮置栅极之间。辅助栅介电层设置于辅助栅极与浮置栅极之间。源极区与漏极区分别设置于堆叠结构与浮置栅极两侧。控制栅极设置于源极区与浮置栅极上。栅间介电层设置于控制栅极与浮置栅极之间。
非易失性存储器及其制造方法

[发明专利]应变半导体沟道形成方法和半导体器件-CN201010244987.3有效
发明人：尹海洲;朱慧珑;骆志炯 -专利权人：中国科学院微电子研究所
申请日： 2010-08-04 - 公布日： 2012-02-08 - 主分类号： H01L21/336 文献下载
摘要：本发明提出了一种应变半导体沟道形成方法，包括以下步骤：在半导体衬底上形成SiGe弛豫层；在所述SiGe弛豫层上形成电介质层，在所述电介质层上形成替代栅，所述电介质层和所述替代栅构成了替代栅结构；沉积层间介电层，对所述层间介电层进行平坦化处理，以暴露出所述替代栅；刻蚀去除所述替代栅和所述电介质层，以形成开口；在所述开口中执行选择性半导体外延生长，形成半导体外延层；沉积高K介电层和金属层；以及对所沉积的金属层和高K介电层执行平坦化处理，去除覆盖在所述层间介电层上的高K介电层和金属层，形成金属栅。
应变半导体沟道形成方法半导体器件

[发明专利]一种屏蔽栅功率器件及其制备方法-CN202211526057.6有效
发明人：高学;柴展;罗杰馨;栗终盛 -专利权人：上海功成半导体科技有限公司
申请日： 2022-11-30 - 公布日： 2023-08-15 - 主分类号： H01L29/423 文献下载
摘要：本发明提供一种屏蔽栅功率器件及其制备方法，该屏蔽栅功率器件包括半导体层、介电层、屏蔽栅层、栅介质层、栅导电层、层间介质层、封堵层、接触孔及源极，其中，半导体层上设有多个沿X方向间隔设置的沟槽；介电层位于沟槽的内壁及底面，屏蔽栅层位于沟槽中，屏蔽栅层的上表面高于介电层的上表面；栅介质层覆盖沟槽内壁、介电层上表面及屏蔽栅层显露表面；栅导电层位于沟槽中且上表面低于半导体层上表面；层间介质层覆盖沟槽的开口，位于沟槽上方的层间介质层中设有多个贯穿层间介质层的第一通孔；封堵层封堵第一通孔的开口；接触孔贯穿层间介质层；源极填充接触孔。本发明通过空腔结构的形成，降低了器件的栅源寄生电容，提升了器件的开关速度。
一种屏蔽功率器件及其制备方法

[发明专利]一种存储器及其制造方法-CN201910104747.4有效
发明人：许春龙;李庆民;杨宗凯 -专利权人：合肥晶合集成电路有限公司
申请日： 2019-02-01 - 公布日： 2020-12-04 - 主分类号： H01L27/11521 文献下载
摘要：本发明提出一种存储器及其制造方法，包括：衬底；至少一浮栅结构，位于所述衬底上，所述浮栅结构依次包括浮栅介电层和浮栅电极层；至少一极间介电层，位于所述浮栅结构上；至少一源区，位于所述衬底中，且与所述浮栅结构的一端相邻；至少一漏区，位于所述衬底中，且与所述浮栅结构的另一端相邻；隔离层，位于所述衬底以及所述极间介电层上；层间介电层，位于所述隔离层上；多个接触插塞，位于所述层间介电层中，其中至少一个所述接触插塞的一端直接接触所述极间介电层，所述接触插塞的另一端连接金属层。
一种存储器及其制造方法

[发明专利]非易失性存储器元件及其制造方法-CN201110107959.1有效
发明人：许正源;黎俊霄 -专利权人：力晶科技股份有限公司
申请日： 2011-04-28 - 公布日： 2012-10-24 - 主分类号： H01L29/788 文献下载
摘要：本发明公开一种非易失性存储器元件及其制造方法，该存储器元件包括基底、栅极堆叠结构、选择栅、擦除栅、源极区、漏极区、第一介电层与第二介电层。位于基底上的栅极堆叠结构，该栅极堆叠结构由下而上包括隧穿介电层、浮置栅、栅间介电层与控制栅，以及间隙壁，位于控制栅以及栅间介电层的侧壁且浮置栅与擦除栅相邻的一侧为具有尖角的包覆轮廓，凸出于间隙壁的纵表面选择栅与擦除栅分别位于栅极堆叠结构的第一侧与第二侧的基底上。源极区位于擦除栅下方的基底中。漏极区位于选择栅的一侧的基底中。第一介电层位于栅极堆叠结构与擦除栅之间以及栅极堆叠结构与源极区之间。第二介电层位于选择栅与基底之间。
非易失性存储器元件及其制造方法

[发明专利]多阶非挥发性存储器的制造方法-CN200610143262.9无效
发明人：魏鸿基;毕嘉慧;清水悟;松尾洋 -专利权人：力晶半导体股份有限公司;株式会社瑞萨科技
申请日： 2006-11-01 - 公布日： 2008-05-07 - 主分类号： H01L21/8247 文献下载
摘要：于基底上依序形成穿隧介电层、第一导体层、栅间介电层、第二导体层与顶盖层。图案化顶盖层与第二导体层，并暴露出栅间介电层，经图案化的第二导体层形成多个控制栅极。于控制栅极的侧壁形成第一介电层后，以顶盖层为掩模，移除部分栅间介电层、第一导体层，以形成多个浮置栅极。移除部分浮置栅极，使相邻两浮置栅极之间的间距变大。
多阶非挥发性存储器制造方法

[发明专利]闪存的制造方法-CN03102691.5无效
发明人：郑培仁;韩宗廷;谢荣裕;姚俊敏 -专利权人：旺宏电子股份有限公司
申请日： 2003-02-14 - 公布日： 2004-08-18 - 主分类号： H01L21/8247 文献下载
摘要：一种闪存的制造方法，此方法在基底上依序形成穿遂介电层与导体层，之后图案化此导体层，以形成浮置栅极(floating gate)，然后于此浮置栅极两侧的基底中形成源极/漏极区。接着，形成一栅间介电层，此栅间介电层之中包含一氧化层，该氧化层以实时蒸气产生制作工艺(In－situ steamgeneration，ISSG)形成在浮置栅极上。然后于栅间介电层上形成控制栅极(control gate)。
闪存制造方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条