“数字电路”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网_专利查询网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果1772801个，建议您升级VIP下载更多相关专利

[发明专利]基于DSP Builder的变时滞超混沌数字电路设计方法及电路-CN201110035690.0有效
发明人：张小红;张之光 -专利权人：江西理工大学
申请日： 2011-02-11 - 公布日： 2011-06-01 - 主分类号： G05B17/02 文献下载
摘要：基于DSP Builder的变时滞超混沌数字电路设计方法及电路，将三维经典系统扩展构成新的四维超系统，通过优化的离散化方程对超混沌系统进行离散化处理，设计实现了超混沌系统族的数字电路；设计可便捷调整采样频率的数字积分器；数字系统中分别引入固定的时滞和变时滞控制器，构造变时滞超混沌数字电路。本发明的变时滞超混沌序列随机度很高，且生成速度快，而且本电路采用的运算均为简单的逻辑和代数运算，便于用硬件实现，成本相对低廉；本发明数字电路生成的变时滞超混沌数字序列具有极高的复杂性和稳定性，可以作为实用的混沌调制和混沌加密信号
基于 dsp builder 变时滞超混沌数字电路设计方法电路

[发明专利]一种无线收发信机-CN200810101644.4有效
发明人：程广辉;许灵军 -专利权人：中国移动通信集团公司
申请日： 2008-03-10 - 公布日： 2009-09-16 - 主分类号： H04B1/38 文献下载
摘要：本发明公开了一种无线收发信机，应用于时分双工TDD系统中，包括：数字电路模块、模拟电路模块、切换控制模块、选路器、收发转换模块和天线；其中，模拟电路模块包括发射通路和复用接收通路；由切换控制模块控制收发转换模块和选路器工作，当收发转换模块接通天线与发射通路时，选路器接通数字电路模块的数字预失真DPD处理单元，将复用接收通路用作反馈接收通路；当收发转换模块接通天线和复用接收通路时，选路器接通数字电路模块的数字信号处理单元，此时复用接收通路用作正常的接收通路；通过常规接收通路和反馈接收通路的复用，降低了电路的体积和实现成本。
一种无线收发

[发明专利]一种FM发射系统-CN201510904247.0在审
发明人：尚潇洒;苗俊涛;陈建球;胡勇;钱永学 -专利权人：北京中科汉天下电子技术有限公司
申请日： 2015-12-09 - 公布日： 2016-04-06 - 主分类号： H04B1/04 文献下载
摘要：本发明公开了一种FM发射系统，第一音频信号生成第一基带信号；第二音频信号生成第二基带信号；第一基带信号和第二基带信号输入至数字电路模块；数字电路模块根据第一基带信号和第二基带信号调制压控振荡器生成高频载波；高频载波经过功率放大器放大后生成调频FM信号；其中，当数字电路模块的模式选择输入端接地时，FM发射系统与MCU配合使用，当数字电路模块的模式选择输入端接高电平时，FM发射系统单独使用。
一种 fm 发射系统

[发明专利]半导体器件和使用该半导体器件的显示器件-CN200810005464.6有效
发明人：木村肇 -专利权人：株式会社半导体能源研究所
申请日： 2003-12-02 - 公布日： 2008-08-13 - 主分类号： H03K19/003 文献下载
摘要：为了提供一种半导体器件，其具有即使信号电压的振幅比电源电压的振幅小也可正常地工作的单元，因而在欲使之正常地工作的数字电路之前设置校正单元。关于校正单元输出的信号，在成为对象的数字电路中的晶体管必须成为截止状态时，从校正单元输出满足这一点的信号、即第1电源电位。此时，上述晶体管截止。其结果，成为对象的数字电路在必须成为截止状态时截止，在必须成为导通状态时导通。于是，成为对象的数字电路可正常地工作。
半导体器件使用显示器件

[发明专利]数字电路的工艺角检测装置和方法-CN201610342081.2有效
发明人：许晓峰;郑金鹏 -专利权人：硅谷数模半导体(北京)有限公司;硅谷数模国际有限公司
申请日： 2016-05-20 - 公布日： 2019-06-04 - 主分类号： G06F17/50 文献下载
摘要：本发明公开了一种数字电路的工艺角检测装置和方法。其中，该装置包括：参考脉冲生成器，用于生成参考脉冲信号及与参考脉冲信号对应的周期计数使能信号；本地振荡器，用于生成数字电路的本地时钟信号；以及周期计数器，分别与参考脉冲生成器和本地振荡器相连接，用于在周期计数使能信号所指示的允许周期计数器计数的周期内，获取在参考脉冲信号所指示的一个或者多个计数周期内本地时钟信号的周期数，其中，周期数用于指示数字电路的工艺角的速度。本发明解决了相关技术中为了保证数字电路设计的可靠性导致的浪费芯片面积，增加成本的技术问题。
数字电路工艺检测装置方法

[发明专利]半导体器件和使用该半导体器件的显示器件-CN200380109689.1有效
发明人：木村肇 -专利权人：株式会社半导体能源研究所
申请日： 2003-12-02 - 公布日： 2006-03-15 - 主分类号： H03K19/0948 文献下载
摘要：为了提供一种半导体器件，其具有即使信号电压的振幅比电源电压的振幅小也可正常地工作的单元，因而在欲使之正常地工作的数字电路之前设置校正单元。关于校正单元输出的信号，在成为对象的数字电路中的晶体管必须成为截止状态时，从校正单元输出满足这一点的信号、即第1电源电位。此时，上述晶体管截止。其结果，成为对象的数字电路在必须成为截止状态时截止，在必须成为导通状态时导通。于是，成为对象的数字电路可正常地工作。
半导体器件使用显示器件

[发明专利]超导数字电路单元库的硬件行为描述方法-CN202010967350.0在审
发明人：任洁;乔琦;高小平;李秀婷;杨若婷 -专利权人：中国科学院上海微系统与信息技术研究所
申请日： 2020-09-15 - 公布日： 2022-03-15 - 主分类号： G06F30/32 文献下载
摘要：本发明提供一种超导数字电路单元库的硬件行为描述方法，包括：定义全局变量并进行程序初始化；并行执行待开发的超导数字电路单元中各超导器件触发动作的规则，基于各超导器件的触发条件实现相应触发动作，每一条规则仅包含一个超导器件的触发动作本发明的超导数字电路单元库的硬件行为描述方法基于新型拆分式规则描述超导SFQ数字电路逻辑单元库，形成各自独立的规则，规则之间可以自由跳转或者并行运行，因此，能够适应更多的电路实际工作状况，从而提高参数提取准确程度，有效提升电路设计的可靠性。
超导数字电路单元硬件行为描述方法

[发明专利]捷变频射频系统及锁相环捷变频方法-CN202211565558.5在审
发明人：沈丰舟;张亚东 -专利权人：湖南高至科技有限公司
申请日： 2022-12-07 - 公布日： 2023-04-11 - 主分类号： H03D7/16 文献下载
摘要：本申请涉及一种捷变频射频系统及锁相环捷变频方法，系统包括下行前级滤波器、下行放大器、下行混频器、下行后级滤波器、模数转换电路、数字电路和锁相环。下行前级滤波器、下行放大器、下行混频器、下行后级滤波器、模数转换电路和数字电路级联连接，锁相环分别连接数字电路和下行混频器，下行前级滤波器用于对接收信号进行滤波。在变更锁相环的输出频率至目标频率时，数字电路用于根据预设频点列表中的目标频率，从参数寄存器中读取目标频率对应的锁相环工作参数并写入锁相环的工作寄存器；锁相环工作参数用于指示锁相环将当前输出频率跳转至目标频率
变频射频系统锁相环捷方法

[发明专利]一种自适应电压调节的低功耗设计方法与装置-CN202310338490.5在审
发明人：李正卫;徐庆光;薛慧 -专利权人：深圳智微电子科技有限公司
申请日： 2023-03-31 - 公布日： 2023-06-30 - 主分类号： G05F1/56 文献下载
摘要：包括以下步骤：1)模拟数字电路的关键路径，所述的关键路径指的是数字电路中延时最大的路径；2)生成测试时钟信号和采样时钟信号，将生成的测试时钟信号输入到所述关键路径中；3)利用相同采样时刻和/或不同采样时刻的采样时钟信号对关键路径的输出信号进行检测，并根据检测结果来控制调整数字电路的供电电压，以确定保证数字电路正常工作的最低功耗电压。本发明利用关键路径表征复杂的负载，其结构简单，适用范围广泛；根据电压检测结果来控制调整电路供电电压，能够提高控制精度，提升调节效率，确定保证电路正常工作的最低电压，并能够实现能量节省。
一种自适应电压调节功耗设计方法装置

[发明专利]一种脉冲间隔编码的解码电路-CN201210351412.0无效
发明人：胡毅;沈红伟 -专利权人：北京中电华大电子设计有限责任公司
申请日： 2012-09-18 - 公布日： 2014-03-26 - 主分类号： G06K7/00 文献下载
摘要：通常的编码电路使用数字电路进行解码，这就要求数字电路的时钟具有足够高的频率。在芯片电路设计中，高的时钟频率就意味着较高的电路功耗。本发明公开了一种脉冲间隔编码的解码电路，利用模拟时钟采样电路，实现了无外输时钟的脉冲间隔编码的模拟电路解码方法。
一种脉冲间隔编码解码电路

[发明专利]混合信号集成电路-CN201580077935.2有效
发明人：乌迪·尼尔;林召才;李婷婷 -专利权人：华为技术有限公司
申请日： 2015-03-17 - 公布日： 2020-10-09 - 主分类号： H03K19/17748 文献下载
摘要：一种混合信号集成电路(100)包括：模拟电路(103)，所述模拟电路(103)包括至少一个数字块(107)，所述至少一个数字块包括多个功能位(301)和多个配置位(303)，所述多个配置位用于配置所述模拟电路的多个操作模式；以及数字电路(101)，所述数字电路包括扫描链(105)，所述扫描链用于扫描内嵌在所述模拟电路中的所述数字块的至少部分所述功能位，其中所述扫描链还用于设置内嵌在所述模拟电路中的所述数字块的至少部分所述配置位
混合信号集成电路

[发明专利]一种垂直堆叠互连的三维数字储频装置-CN202211028400.4在审
发明人：廖华芬;韩飞 -专利权人：南京新频点电子科技有限公司
申请日： 2022-08-25 - 公布日： 2022-12-09 - 主分类号： G11C5/02 文献下载
摘要：本发明公开了一种垂直堆叠互连的三维数字储频装置，包括：DRFM数字电路单元、模拟电路单元、电源电路单元以及可开发电路单元；其中，DRFM数字电路单元、模拟电路单元、电源电路单元以及可开发电路单元从下至上依次进行分层次立体组装成模块，且各电路堆叠层次之间采用过孔连接的方式，所述模块底部是球栅阵列，球栅阵列中的焊锡球可通过电路板获取电能和所需的信号。本发明通过通过将数字电路单元、模拟电路单元、电源电路单元以及其它可开发利用的电路单元分层次进行立体封装组合，其封装尺寸可以做到比传统DRFM器件可减小至四分之一以下，无论采用宽带还是窄带DRFM组件，数字部分可以将可能扩大电路容量
一种垂直堆叠互连三维数字装置

[发明专利]冷阴极灯多路协同调光方法及其调光系统的控制装置-CN200810063667.0无效
发明人：余张坚 -专利权人：余张坚
申请日： 2008-06-24 - 公布日： 2008-12-03 - 主分类号： H05B41/392 文献下载
摘要：本发明公开了一种冷阴极灯多路协同调光方法及其调光系统的控制装置，该调光方法设有受控于控制电路单片机或数字电路的用于驱动冷阴极灯的多路开关变换器，单片机或数字电路输出的多路数字控制信号实现多路开关变换器各路工作占空比的多路协同控制该调光系统的控制装置包括控制电路单片机或数字电路和多路开关变换器，单片机或数字电路的输出与多路开关变换器相连，多路开关变换器的输出接冷阴极灯。
阴极灯多路协同调光方法及其系统控制装置

[发明专利]由数字电路与模拟电路所共用的输入输出单元-CN201210213610.0无效
发明人：黄朝岩 -专利权人：创意电子股份有限公司;台湾积体电路制造股份有限公司
申请日： 2012-06-26 - 公布日： 2013-09-11 - 主分类号： H03K19/0175 文献下载
摘要：本发明公开了一种由一数字电路与一模拟电路所共用的输入输出单元，包含有一控制电路以及一输入输出连接垫。该控制电路用来控制该输入输出单元在一第一操作模式与一第二操作模式之间进行切换。该输入输出连接垫耦接于该数字电路与该模拟电路，用来于该输入输出单元操作于该第一操作模式下时，作为该数字电路的输入输出端使用，以及于该输入输出单元操作于该第二操作模式下时，作为该模拟电路的输入输出端使用。
数字电路模拟电路共用输入输出单元

[发明专利]一种低噪声干扰的数模混合芯片-CN202111599408.1在审
发明人：黄陆阳 -专利权人：莱弗利科技（苏州）有限公司
申请日： 2021-12-24 - 公布日： 2022-04-22 - 主分类号： H03M1/08 文献下载
摘要：本发明公开了一种低噪声干扰的数模混合芯片，涉及芯片技术领域，该数模混合芯片中，时钟电路对输入时钟进行延时处理产生多个不同相位的时钟信号，并分别提供给模拟电路和数字电路中的各个数字逻辑单元，使得模拟电路使用的时钟信号与数字逻辑单元使用的时钟信号错开一定的时钟相位，且使得多个数字逻辑单元原本在同一个时钟沿处产生的噪声干扰从时间维度上分散开，被分散至多个不同相位的时钟沿附近，且每个相位的时钟沿附近只有部分数字逻辑单元的噪声干扰，降低了数字电路的峰值噪声，减少数模混合芯片中数字电路对模拟电路的噪声干扰
一种噪声干扰数模混合芯片

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top