“并行实现”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果6071161个，建议您升级VIP下载更多相关专利

[发明专利]花屏识别方法及相关装置-CN202210062471.X在审
发明人：徐琳琳;王志刚 -专利权人：海信视像科技股份有限公司
申请日： 2022-01-19 - 公布日： 2022-05-13 - 主分类号： G06V10/40 文献下载
摘要：本申请中，采用并行卷积神经网络来识别，该并行卷积神经网络中包括多个并行卷积模块，每个并行卷积模块包括多个独立的特征提取通道和一个特征融合通道，所述特征融合通道用于对各特征提取通道提取的特征进行融合处理。由此，在特征提取时，可以采用多个通道提取不同的特征然后进行特征融合，使得每个并行卷积模块在广度上提取的特征更加全面的描述待识别图像，多个并行卷积模块的设计，可实现在深度上增加特征，进而实现能够提取内容丰富的特征进行分类处理
识别方法相关装置

[发明专利]一种分布并行多智能体协同训练系统及方法-CN202210246396.2在审
发明人：张连怡;王清云;李志平;张晗;周敏;余立新;王俊达 -专利权人：北京电子工程总体研究所
申请日： 2022-03-14 - 公布日： 2022-07-05 - 主分类号： G06F30/27 文献下载
摘要：本申请实施例公开一种分布并行多智能体协同训练系统及方法，所述系统包括：分布式仿真环境模块，仿真训练调度器，观察构建模块，智能体决策算法模块，训练控制器，经验池模块；本申请构建了多智能体分布并行训练调度框架，充分利用分布式仿真环境的并行训练能力，实现了基于集中训练‑分散执行多智能体强化学习框架进行多智能体分布并行协同建模和训练。本申请新增了仿真训练调度器，仿真训练调度器核心在于调度管理强化学习决策算法和仿真模型组件，维护按时间顺序排列的事件队列，处理仿真模型组件产生的仿真事件，实现了基于集中训练‑分散执行多智能体强化学习框架进行多智能体分布并行协同建模和训练能力，提高了分布并行仿真训练效率。
一种分布并行智能体协训练系统方法

[发明专利]一种高速采样数字模拟装置和方法-CN202210103378.9在审
发明人：吴雪莹;管武;邱昕 -专利权人：中国科学院微电子研究所
申请日： 2022-01-27 - 公布日： 2022-07-26 - 主分类号： H03K5/15 文献下载
摘要：本发明提供一种高速采样数字模拟装置和方法，装置包括：标准数据存储模块、并行高速插值模块和数字压控震荡时钟模块；所述并行高速插值模块分别连接并接收标准数据存储模块、数字压控震荡时钟模块的信号，以输出并行数据并行高速插值模块，根据时钟将样本数据插值成模拟接收时钟下的波形；数字压控震荡时钟模块，通过数字的方法，生产根据输入压控调整频率的时钟输出。本发明将模拟的采样利用数字并行插值方法实现，从而在数字域模拟采样的时钟偏差，为数字测试提供高效的输入数据生成装置。该结构通过改变并行数量，可以实现50Gbps至500Gbps乃至更高速率的数字采样。
一种高速采样数字模拟装置方法

[发明专利]一种基于关键字驱动的自动化测试并行执行系统-CN202211139603.0在审
发明人：房振军;江云松;郭向英;陈睿;吴瑾;张宇源;王松松;周秋红;崔智超 -专利权人：北京轩宇信息技术有限公司
申请日： 2022-09-19 - 公布日： 2022-12-09 - 主分类号： G06F11/36 文献下载
摘要：本发明公开了一种基于关键字驱动的自动化测试并行执行系统，包括：并行执行管理模块，用于对测试子线程进行管理；关键字步骤并行执行模块，用于创建测试子线程的可执行环境；信息交互模块，用于实现线程间的信息传递和交互；异常处理模块，用于在关键字步骤执行错误时判断测试用例是否继续执行；执行结果管理模块，用于对关键字步骤的执行结果进行统计和管理；日志信息模块，用于形成完整的测试执行过程记录；并行执行关键字库，用于将并行执行机制融入基于关键字驱动的自动化测试架构；并行测试驱动模块，用于实现对嵌入式软件全数字自动化测试。
一种基于关键字驱动自动化测试并行执行系统

[发明专利]一种基于国密芯片的智能合约并行执行系统-CN202210781837.9在审
发明人：桂勋;曹元俊;郭承武;胡涵 -专利权人：电子科技大学
申请日： 2022-07-04 - 公布日： 2022-11-25 - 主分类号： G06F9/455 文献下载
摘要：本发明提供一种基于国密芯片的智能合约并行执行系统，包括区块链主机、系统总线以及多个智能合约并行协处理器；区块链主机的任务调度模块将属于同一任务的智能合约代码发送至一个智能合约并行协处理器执行，区块链主机通过协调调用多个智能合约并行协处理器，实现多个智能合约并行执行。区块链主机中的中央处理器的处理器核心用于实现智能合约虚拟机功能，解析智能合约代码得到的智能合约执行指令，指令为国密计算指令，则调用国密硬件引擎；指令为数据并行处理指令，则调用矢量处理单元；否则，则由处理器核心执行该智能合约执行指令
一种基于芯片智能合约并行执行系统

[发明专利]一种区块链智能合约执行方法及执行架构-CN202111188586.5在审
发明人：刘扬;闫志全;王锋;曹浩浩;李向阳;王耀启;刘鑫磊;刘琳琳;张强 -专利权人：河南工业大学
申请日： 2021-10-12 - 公布日： 2023-04-14 - 主分类号： G06F9/50 文献下载
摘要：首先当用户发起交易时，Leader节点收集所有交易，并分发调度到执行节点；然后各个执行节点进行组内交易的并行执行，并将交易执行结果返回至Leader节点；Leader节点将并行执行结果进行聚合形成验证区块，并动态调度到验证节点；接着验证节点对交易执行情况进行并行验证，验证通过后将验证信息在所有节点中进行广播，满足验证反馈要求的节点成为记账节点；最后记账节点对该区块进行打包提交，并更新区块链网络状态。本发明将执行和验证解耦，实现合约执行与验证的两阶段并行；而且，可实现并行执行和并行验证，使智能合约的执行效率和吞吐量得到明显提升。
一种区块智能合约执行方法架构

[发明专利]一种数据流预分配及并行度自调整的基带芯片架构及方法-CN202310510771.4在审
发明人：赖景平;王洲 -专利权人：深圳市欧朗博科技有限公司
申请日： 2023-05-08 - 公布日： 2023-07-04 - 主分类号： G06F9/50 文献下载
摘要：本发明公开了一种数据流预分配及并行度自调整的基带芯片架构及方法，包括基带芯片，基带芯片以计算阵列为核心；计算阵列包含多个计算单元，计算单元用于根据任务和配置需要灵活切换自身数据流以及并行度，以实现在当前计算设备内发射机计算任务和接收机计算任务进行灵活的自分配；还包括并行度自调整单元，并行度自调整单元用于根据当前芯片计算任务需求调度多个计算单元并行的执行同一任务。本发明可以实现计算阵列内部多个计算单元的灵活切换和任务分配，根据计算任务和配置需要灵活切换数据流和并行度，以更好的支持发射和接收共存的应用，使芯片的计算能力和性能得到充分的发挥，同时能够降低计算任务的执行时间和功耗消耗
一种数据流分配并行调整基带芯片架构方法

[发明专利]一种基于并行计算管理的自主导航仿真调度管理系统-CN200910242499.6有效
发明人：许晓霞;孙亚楠;张玥;黄丽霞;钟选明;杨雷;涂歆滢 -专利权人：北京空间飞行器总体设计部
申请日： 2009-12-15 - 公布日： 2010-06-02 - 主分类号： G06F9/455 文献下载
摘要：一种基于并行计算管理的自主导航仿真调度管理系统，由硬件系统和软件系统组成，硬件系统由主控计算机、实时调度计算机、仿真计算节点机、实时通信网络和时钟卡组成，实时通信网络由千兆以太网网络和infiniband本发明采用infiniband高性能实时网络和REDHAWK实时操作系统保证了仿真系统的实时性；采用并行计算服务器与刀片服务器从硬件上保证了系统实现并行计算的可能性，而且基于数据驱动的异步流水线并行实时调度算法，实现了仿真系统模型间的并行计算，并通过与硬件的结合大大加快了仿真系统的运算速度，保证了复杂仿真系统的并行性和实时性。
一种基于并行计算管理自主导航仿真调度系统

[发明专利]一种用于通信的基于图形处理器的BCH码并行译码方法-CN201811403306.6有效
发明人：刘永鑫;赵明;张秀军 -专利权人：清华大学
申请日： 2018-11-23 - 公布日： 2021-07-27 - 主分类号： H03M13/15 文献下载
摘要：本发明涉及一种用于通信的基于图形处理器的BCH码并行译码方法，属于数字信号处理技术领域。本方法根据BCH码本原多项式生成有限域查找表和伴随式计算查找表；利用伴随式计算查找表，并行计算产生用于BCH码译码的伴随式；根据得到伴随式,进行并行计算得到错误位置方程；并行求解错误位置方程，根据错误位置方程的根计算出错误位置本发明提出了一种新颖BCH码并行译码方法，在一个码字内实现BCH码并行译码，充分利用了图形处理器运算能力，具有吞吐率高，时延低等优点；BCH码译码方法的最大纠错个数、本原多项式、码长等译码参数可以灵活配置，通用性和可重构性更高、更便于开发人员编程实现。
一种用于通信基于图形处理器 bch 并行译码方法

[发明专利]在高速系统级芯片电路中实现数据同步的方法和装置-CN201110245059.3有效
发明人：刘兴强;张弛;刘忠志 -专利权人：北京昆腾微电子有限公司
申请日： 2011-08-25 - 公布日： 2011-12-28 - 主分类号： H04L7/00 文献下载
摘要：本发明涉及一种在高速系统级芯片电路中实现数据同步的方法和装置。该装置包括：多路信号分离器，用于在数字模块中，将一路串行数据分离为N路并行数据；第一N倍分频器，用于将数字模块的时钟进行N倍分频得到输出时钟；并行输出模块，用于根据输出时钟，将N路并行数据发送给模拟模块；数据同步模块，用于在模拟模块中，根据输出时钟和模拟模块的时钟得到采样时钟；并行接收模块，用于接收N路并行数据，根据采样时钟对N路并行数据进行采样，得到N路采样数据；多路信号合并器，用于根据模拟模块的时钟本发明可以实现在高速SOC电路中数字模块和模拟模块的数据同步。
高速系统芯片电路实现数据同步方法装置

[发明专利]信号处理并行计算软件的动态重配置方法-CN201210450556.1有效
发明人：蔡志明;王希敏;幸高翔;姜可宇;周航;游波 -专利权人：中国人民解放军海军工程大学
申请日： 2012-11-12 - 公布日： 2013-02-13 - 主分类号： G06F9/50 文献下载
摘要：本发明公开了一种信号处理并行计算软件的动态重配置方法，其包括两个步骤：首先是软件架构图配置与生成，通过计算任务图与并行处理系统硬件特征模型的最优匹配，生成软件架构图；然后是软件架构图分布，针对实际处理器数量与拓扑结构，将配置好的软件架构图分布到实际并行处理系统的各个处理器上。并行处理系统硬件特征包括处理器的内部层次结构和存储结构、处理器计算性能、以及处理器之间通信网络的通信带宽。与现有技术相比，本发明的信号处理并行计算软件重配置方法，是在系统执行时动态分布计算任务到多核处理器，以实现自适应变粒度并行计算，因而，能够实现在线的计算弹性。
信号处理并行计算软件动态配置方法

[发明专利]一种3D-HEVC深度图运动估计并行实现方法及结构-CN201910919430.6有效
发明人：谢晓燕;王安琪;朱筠;邓军勇;辛晓斐;刘新闯 -专利权人：西安邮电大学
申请日： 2019-09-26 - 公布日： 2022-04-22 - 主分类号： H04N19/436 文献下载
摘要：本发明提供一种3D‑HEVC深度图运动估计并行实现方法及结构。本发明方法基于邻接互连3×4二维处理元阵列构建用于深度图运动估计的并行结构，包括：S1、读取深度图原始像素值和参考像素值；S2、在并行结构中依据原始像素值和边缘检测算子并行进行边缘检测，确定每个SAD目标块为平坦区域或边缘区域；S3、在并行结构中依据每个SAD目标块为平坦区域或边缘区域，确定每个SAD目标块的运动估计搜索算法，并根据运动估计搜索算法、原始像素值和参考像素值，并行地进行块匹配操作，获得每个SAD目标块的运动矢量本发明结构可以实现两种搜索算法的灵活切换。
一种 hevc 深度运动估计并行实现方法结构

[发明专利]一种高通量3D暗斑生成装置-CN202010863942.8有效
发明人：匡翠方;朱大钊;丁晨良;刘旭;郝翔 -专利权人：之江实验室
申请日： 2020-08-25 - 公布日： 2022-04-08 - 主分类号： G02B27/28 文献下载
摘要：本发明公开了一种高通量3D暗斑生成装置，并行光束阵列通过横向高通量暗斑阵列的器件后，每束光被调制为涡旋相位光，聚焦后形成横向暗斑；并行光束阵列聚焦后形成横向暗斑阵列；并行光束阵列通过纵向高通量暗斑阵列的器件后，每束光都被调制为0‑π相位分布，每束光聚焦后形成纵向暗斑；并行光束阵列聚焦后形成纵向暗斑阵列；将两种光束进行合束，聚焦后两种光斑进行非相干叠加，形成高通量3D暗斑阵列。本发明可提供稳定的高质量高通量3D暗斑阵列；且器件成本低，体积小，可以实现系统的高度集成；可用于实现并行双光束激光直写和并行受激发射损耗显微成像，极大的提升加工和成像速度。
一种通量生成装置

[发明专利]一种并行计算粒子概率假设密度滤波多目标跟踪方法-CN201711221158.1有效
发明人：左韬;陶强;汤泉;闵华松 -专利权人：武汉科技大学
申请日： 2017-11-29 - 公布日： 2022-08-12 - 主分类号： G01S7/41 文献下载
摘要：本发明公开一种并行计算粒子概率假设密度滤波多目标跟踪方法。针对传统粒子概率假设密度滤波无法实现完全并行计算、实时性差的问题，采用多核处理器实现从重要性采样到状态估计阶段所有过程的并行计算，从而提高多目标跟踪的实时性。每个并行处理单元得到初始化粒子后独立进行重要性采样、权值计算归一化、重采样和局部估计，但保留和记录了重采样后的粒子在重采样前的局部权值，中央处理单元根据这些保留的局部权值计算各个并行单元参与状态估计的粒子权重比本发明通过并行计算提高多目标跟踪的实时性，具有良好的应用前景。
一种并行计算粒子概率假设密度滤波多目标跟踪方法

[发明专利]图计算的处理方法、装置、电子设备及存储介质-CN202010074245.4有效
发明人：汪洋;宋勋超;袁鹏程;王益飞;张海平 -专利权人：北京百度网讯科技有限公司
申请日： 2020-01-22 - 公布日： 2023-07-25 - 主分类号： G06T1/20 文献下载
摘要：具体实现方案为：在中央处理器CPU中配置执行引擎，执行引擎用于主导图计算的执行；配置用于在图形处理器GPU中执行的接口函数，接口函数用于进行图计算中的参数处理或反馈；在执行图计算时，执行引擎通过图计算接口调用接口函数；图形处理器GPU通过多个并行线程执行接口函数，多个并行的接口函数用于并行的对多个图节点进行处理，多个并行线程将接口函数的执行结果反馈至执行引擎；执行引擎根据执行结果完成图计算。能够在进行全图处理时，图中包含的多个节点可以在图形处理器GPU中进行并行处理，进而实现高并发的节点并行处理，提高图计算效率。
计算处理方法装置电子设备存储介质