“并行实现”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网_专利查询网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果6071161个，建议您升级VIP下载更多相关专利

[发明专利]星型并行单主题多源数据融合方法、介质、设备及系统-CN202310824917.2在审
发明人：陈宇飞;张琴;秦学 -专利权人：浙江融象数字科技有限公司
申请日： 2023-07-06 - 公布日： 2023-09-15 - 主分类号： G06F16/22 文献下载
摘要：本发明涉及一种星型并行单主题多源数据融合方法、介质、设备及系统，设置对应多源数据的总表，对应总表设可扩展的子表；总表、子表配置信息，通过子表信息匹配总表；子表内容按策略融合至对应总表；基于方法实现介质、设备；系统以数据服务器存储总表及总表信息，若干用户端实现子表数据读取、写入及总表数据读取，配置单元配置总表信息、下发子表信息、分配新子表，数据融合单元基于策略处理子表数据后融合至总表。本发明的每个源对子表数据独立操作并融合，可获取对应总表的最新数据；实现并行融合，融合结果永远可用，显著提升数据融合的并行度和效率；实现不同应用业务并行处理，实现基于需求增加任务，任务量原则上无上限。
并行主题数据融合方法介质设备系统

[发明专利]一种并行化矩阵求逆硬件装置的实现方法-CN201410621516.8有效
发明人：何世文;余登高;黄永明;王海明;杨绿溪;张军 -专利权人：江苏中兴微通信息科技有限公司
申请日： 2014-11-06 - 公布日： 2017-07-25 - 主分类号： G06F17/16 文献下载
摘要：本发明公开了一种并行化矩阵求逆硬件装置的实现方法，根据输入待求逆矩阵的维数确定脉动阵列的总体架构，对不同类型的处理单元进行了算法描述与功能分析，并设计了各处理单元的内部结构，实现了对数据的并行化处理。本发明提出的并行化矩阵求逆硬件装置的实现方法，设计了基于改进Givens旋转的矩阵求逆脉动阵列，避免平方根运算的同时去掉大量除法运算，降低了算法复杂度，能有效节省硬件资源，同时整个矩阵求逆过程采用并行化处理，能有效提高矩阵求逆的硬件实现速度。本发明可以应用于无线通信、信号处理以及数值计算等领域矩阵求逆问题的硬件实现。
一种并行矩阵硬件装置实现方法

[发明专利]一种并行结构的数字下变频方法-CN202010542809.2有效
发明人：黄刚;张萌;布刚刚;杨康 -专利权人：中国电子科技集团公司第二十研究所
申请日： 2020-06-15 - 公布日： 2022-01-18 - 主分类号： H04B1/16 文献下载
摘要：本发明提供了一种并行结构的数字下变频方法，输入信号多相化处理，产生多相本振，进行多相混频后，构建预置矩阵，通过设计原型低通滤波器，将原型低通滤波器系数多相化处理，再进行混频数据预编码，并构建并行滤波器组，从而实现并行滤波。本发明克服了串行结构数字下变频器数据吞吐率低的问题，实现高速采样信号的接收处理，满足宽带信号处理的需求，可以灵活设定变频的频率和低通滤波的截止频率，实现信号的全带宽直接接收处理，从而避免了信道化接收机跨信道问题，通过增加预置矩阵实现合并输入同类项，从而大大减少了并行结构中的滤波器数目，降低硬件资源消耗，利于FPGA实现。
一种并行结构数字变频方法

[发明专利]一种基于概率并行规划实时可加性启发式的电梯调度方法-CN202110111498.9在审
发明人：饶东宁;曾进 -专利权人：广东工业大学
申请日： 2021-01-27 - 公布日： 2021-05-18 - 主分类号： B66B1/00 文献下载
摘要：本发明公开了一种基于概率并行规划实时可加性启发式的电梯调度方法，将电梯调度问题抽象为并行概率规划领域，通过基于概率并行规划实时可加性启发式算法得到调度结果。本发明能高效地实现电梯调度。
一种基于概率并行规划实时可加性启发式电梯调度方法

[发明专利]一种实现DDS幅度调制输出的方法及电路-CN201410176015.3有效
发明人：司朝良;钟凌惠 -专利权人：山东交通学院
申请日： 2014-04-24 - 公布日： 2017-03-01 - 主分类号： H03L7/24 文献下载
摘要：本发明的实现DDS幅度调制输出的方法，包括a.选取DDS；b.选取并行接口的DAC；c.选取并行锁存器，锁存器输出端与DAC数据输入端相连；d.电阻RS串接在DAC输出和DDS的DAC Rset之间；e本发明的实现DDS幅度调制输出的电路，包括MCU、DDS、DAC和电阻RS，特征在于包括锁存器；锁存器输入端通过并行接口与MCU相连，输出端通过并行接口连接到DAC输入端；MCU经过锁存器缓冲控制DAC输出电压的变化，引起DDS片内DAC满量程电流变化，实现DDS的调幅输出。本发明利用DAC实现了对DDS输出信号的精确幅度调制。
一种实现 dds 幅度调制输出方法电路

[发明专利]一种基于FPGA的多路并行数据自适应排序的实现方法-CN201811496644.9在审
发明人：安涛;王东锋;宛文顺 -专利权人：天津光电通信技术有限公司
申请日： 2018-12-07 - 公布日： 2019-04-09 - 主分类号： G06F9/38 文献下载
摘要：本发明公开了一种基于FPGA的多路并行数据自适应排序的实现方法。该方法有如下步骤：1、选择何种排序逻辑即升序或降序；2、按照多路并行数据的通道数量构造基本单元；3、按照多路并行数据的通道数量计算基本单元的数量；4、将各个基本单元串联起来构成完整的排序功能。该方法在FPGA内部实现了多路并行数据自适应排序的功能，在大带宽光通信接收端的数据恢复、大数据处理等领域有广泛的应用价值。
多路并行数据排序基本单元自适应排序逻辑数据处理数据恢复数量计算大带宽光通信降序升序串联应用

[发明专利]一种基于TCP友好的多路传输控制机制-CN201410191087.5在审
发明人：许长桥;关建峰;张宏科;曹远龙;秦久人 -专利权人：北京邮电大学
申请日： 2014-05-07 - 公布日： 2014-07-16 - 主分类号： H04L12/803 文献下载
摘要：本发明以现有技术为基础，提出了一种新颖的基于TCP友好并行多路传输机制，属于计算机网络技术领域。所述方案包括：面向TCP友好的并行多路传输拥塞控制和TCP友好的数据调度策略，以及面向节能的重传路径选择方案。本发明能够在实现并行多路传输性能的同时保持TCP的友好性、公平性，实现并行多路传输过程中各路径的负载均衡，提高数据传输性能，而且满足用户以绿色节能等方面为重要特征的智慧多路数据传输需求。
一种基于 tcp 友好传输控制机制

[发明专利]并行处理TDS‑OFDM定时同步方法-CN201710218929.5在审
发明人：姜斌;包建荣;李阳光;唐向宏;刘超;王天枢 -专利权人：杭州电子科技大学
申请日： 2017-04-05 - 公布日： 2017-08-29 - 主分类号： H04L27/26 文献下载
摘要：本发明公开了一种并行处理TDS‑OFDM定时同步方法，其包括并行TDS‑OFDM定时同步插值方法，并行TDS‑OFDM定时误差检测方法，并行TDS‑OFDM插值控制方法。本发明通过定时同步插值，检测定时误差并生成重采样信号，更新步长值等参数实现再次插值，由内插方法对重采样时刻时钟相位调整，提取相邻码元最佳采样点幅度和极性变化信息，及判断相邻码元过渡点是否为零等方法，形成了实现复杂度低
并行处理 tds ofdm 定时同步方法

[发明专利]一种基于GPU加速的雷达信号旁瓣对消实现方法-CN201910541393.X在审
发明人：张舸;况凌;沈晓峰;赵乃璇;张彤彤 -专利权人：电子科技大学
申请日： 2019-06-21 - 公布日： 2019-09-06 - 主分类号： G01S7/295 文献下载
摘要：本发明属于雷达信号处理技术领域，涉及一种基于GPU加速的雷达信号旁瓣对消实现方法。本发明利用GPU的高速并行计算能力，对算法进行并行优化，使之能够适用GPU的高速并行计算能力；在GPU运算中使用共享内存方法，减少内存访问量，提高运算速度；实现了对主副通道数可变的回波信号的旁瓣对消，利用GPU并行处理，满足实时性要求。
对消旁瓣运算实时性要求高速并行计算能力雷达信号雷达信号处理并行处理并行优化对消处理共享内存回波信号内存访问信号旁瓣多脉冲副通道可变的算法显存

[发明专利]采用区间细斜坡的并行两步式单斜模数转换电路及方法-CN202110363227.2在审
发明人：郭仲杰;许睿明;程新齐;杨佳乐;卢沪;刘楠 -专利权人：西安理工大学
申请日： 2021-04-02 - 公布日： 2021-08-20 - 主分类号： H03M1/12 文献下载
摘要：本发明公开了采用区间细斜坡的并行两步式单斜模数转换电路及方法，具体为：通过引入粗细量化斜坡Ramp_f和Ramp_c，设置两个基准电压VRef‑1/2LSB和Vref，设置两个比较器，通过开关网络的控制，实现粗量化与细量化的并行处理。在粗量化与细量化并行时保证了量化的稳定和准确。由于粗细量化通过并行方法来实现，本发明的量化速度对比传统两步式单斜模数转换器有了显著的提升。
采用区间斜坡并行两步式单斜转换电路方法

[发明专利]基于微透镜阵列的图像相减高分辨并行显微成像仪-CN202111543649.4在审
发明人：肖昀;张运海;朱磊;季林 -专利权人：中国科学院苏州生物医学工程技术研究所;济南国科医工科技发展有限公司
申请日： 2021-12-16 - 公布日： 2023-06-20 - 主分类号： G02B21/00 文献下载
摘要：本发明提供的基于微透镜阵列的图像相减高分辨并行显微成像仪，对照明模块进行设计以利用微透镜阵列生成包含大量光斑的阵列光场，从而实现了样品的并行照明，提高扫描成像速度；同时，本发明提供的基于微透镜阵列的图像相减高分辨并行显微成像仪，采用面阵探测器接收原始阵列光斑，并对原始阵列光斑中的每个光斑进行像素再分配处理得到新阵列光斑，通过新阵列光斑与原始阵列光斑相减处理，实现高分辨、高信噪比的并行显微成像。
基于透镜阵列图像相减高分辨并行显微成像

[发明专利]可索引类型变换-CN201110192613.6有效
发明人： P·F·林塞斯;W·朱;R·莫洛伊;C·D·卡拉罕二世;Y·莱瓦诺尼;L·张 -专利权人：微软公司
申请日： 2011-06-29 - 公布日： 2012-01-11 - 主分类号： G06F9/45 文献下载
摘要：一高级编程语言提供了用于数据并行处理环境中的可索引类型上的可扩展变换集。用于该语言的编译器将每个变换实现为来自可索引类型的映射，以允许每个变换可被应用到其他变换。在编译时间，编译器标识数据并行源代码中的每个可索引类型上的变换的序列，并生成数据并行执行代码以将序列实现为运行时使用变换映射的组合操作。编译器也包含优化处理，该优化处理基于至数据并行执行代码的变换序列。
索引类型变换

[发明专利]一种基于CUDA的H.264并行编码器的实现方法-CN201710368717.5有效
发明人：杨振 -专利权人：江苏火米互动科技有限公司
申请日： 2017-05-23 - 公布日： 2019-10-22 - 主分类号： H04N19/159 文献下载
摘要：本发明涉及一种基于CUDA的H.264并行编码器的实现方法，该方法包括编码器总体结构优化和各个功能模块在CUDA上的并行化处理。GPU在模块级对编码器的功能模块分别进行帧间预测、帧内预测编码、熵编码、去块滤波4个过程，从并行模型设计和存储模型等方面实现编码器在CUDA上的并行化。
编码器并行编码器结构优化编码器功能模块帧内预测编码并行化处理并行模型存储模型帧间预测并行化熵编码滤波帧级分隔

[发明专利]一种适用于OFDM-UWB系统的CRC编码方法-CN201010295083.3无效
发明人：蒋良成;杨金凯;王捷;杜永强;徐仲宁;王海;常洪雨;李进学 -专利权人：东南大学;江苏东大通信技术有限责任公司
申请日： 2010-09-26 - 公布日： 2011-04-06 - 主分类号： H03M13/09 文献下载
摘要：本发明公开一种适用于OFDM-UWB系统的CRC编码方法，其特征在于包括如下步骤：(1)由速率判断出输入数据有效位，反馈数据有效位，输出有效位以及并行度；(2)在同一模块内分别实现并行度为1，2，4，5，6的CRC编码；(3)由速率判断出移位反馈寄存器的工作方式，以进行并行度分别为1，2，4，5，6的反馈移位。本发明公开的可变并行度的CRC编码方法具有实现简便，节约硬件资源的特点。
一种适用于 ofdm uwb 系统 crc 编码方法

[发明专利]一种高速并行多路分数延时滤波器实现方法-CN201710520025.8有效
发明人：陶书豪;甘露;梁先明;廖红舒 -专利权人：电子科技大学
申请日： 2017-06-30 - 公布日： 2020-09-15 - 主分类号： H03H17/00 文献下载
摘要：本发明属于通信技术领域，涉及一种基于拉格朗日插值的高速并行多路分数延时滤波器实现技术。本发明使分数延时滤波器，可以应用在高速、并行多路的条件下，同时使用拉格朗日插值算法简化了求解滤波器系数的过程。本发明所提出的基于拉格朗日插值的高速并行多路分数延时滤波器实现技术，适合在FPGA、DSP等高速平台中实现，便于实际应用。
一种高速并行分数延时滤波器实现方法

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top