“宏单元”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1582878个，建议您升级VIP下载更多相关专利

[发明专利]半导体集成电路-CN200710162930.7有效
发明人：友谷裕司 -专利权人：松下电器产业株式会社
申请日： 2007-09-27 - 公布日： 2008-04-09 - 主分类号： H01L27/02 文献下载
摘要：抑制具有宏单元的半导体集成电路的面积。半导体集成电路，具有：含有多个电路元件的宏单元；供给上述宏单元第一电位的第一宏单元用电源布线；设置在与上述第一宏单元用电源布线同一布线层中，供给上述宏单元第二电位的第二宏单元用电源布线。上述第一及第二宏单元用电源布线，设置在上述宏单元上，上述第二宏单元用电源布线，设置为沿上述第一宏单元用电源布线的长边方向即第一方向延伸。
半导体集成电路

[发明专利]一种队列管理方法和装置-CN201610489863.9有效
发明人：郑盛巍;丁德宏;杨雄 -专利权人：华为技术有限公司
申请日： 2016-06-28 - 公布日： 2019-05-10 - 主分类号： H04L12/863 文献下载
摘要：本发明提供一种队列管理方法，包括：将第一报文存储到第一宏单元包括的第一缓存单元，第一宏单元入队到第一实体队列，第一宏单元包括：连续的N个缓存单元，第一缓存单元属于N个缓存单元；根据第一报文的报文长度对第一宏单元存储了第一报文之前的平均报文长度进行修正，得到第一宏单元的当前平均报文长度；根据第一宏单元和第一实体队列生成第一宏单元对应的队列信息，第一宏单元对应的队列信息包括：第一宏单元在第一实体队列中的宏单元标识、第一宏单元内部的头指针、第一宏单元内部的尾指针和第一宏单元的当前平均报文长度
一种队列管理方法装置

[发明专利]一种基于强化学习实现矩形宏单元的布图规划方法和系统-CN202310493297.9在审
发明人：戴雨洋;张莹;崔钰;陈晨;陈光;曾令仿 -专利权人：之江实验室
申请日： 2023-05-05 - 公布日： 2023-08-08 - 主分类号： G06F30/392 文献下载
摘要：一种基于强化学习实现矩形宏单元的布图规划方法，包含：根据公开数据集ispd2005整理宏单元和标准单元信息；用GCN对宏单元编码；将宏单元按照面积从大到小排序，将排好顺序的宏单元信息和宏单元编码作为双线性模型的输入，提取环境特征；根据宏单元大小计算掩模矩阵确定当前宏单元可摆放的范围；将环境特征作为强化学习策略网络的输入，策略网络输出宏单元摆放位置的概率；根据策略网络的输出和掩模矩阵确定宏单元的位置；奖励函数设为总线长还包括一种基于强化学习实现矩形宏单元的布图规划系统。本发明在满足宏单元互相不相交的约束条件下，为用强化学习求解不同大小的矩形宏单元的布图规划问题提供了一种解决方案。
一种基于强化学习实现矩形单元规划方法系统

[发明专利]FPGA硬宏单元的初始位置布局方法和装置-CN202310149438.5在审
发明人：刘榜;葛坤峰 -专利权人：上海安路信息科技股份有限公司
申请日： 2023-02-21 - 公布日： 2023-06-13 - 主分类号： G06F30/347 文献下载
摘要：本发明公开了FPGA硬宏单元的初始位置布局方法和装置。该方法包括：针对FPGA电路中的所有目标逻辑器件，建立时序超图；其中，目标逻辑器件包括硬宏单元、寄存器、输入输出单元；基于时序超图，将存在至少一条信号传输路径的两个硬宏单元作为一个硬宏单元组合，得到若干个硬宏单元组合，并获取各个硬宏单元组合的时序亲密度；根据各个硬宏单元组合的时序亲密度和各个硬宏单元的当前物理位置，采用模拟退火算法得到各个硬宏单元的最优物理位置，以将各个硬宏单元的最优物理位置对应作为各个硬宏单元的初始位置本发明能够基于时序超图合理布局硬宏单元的初始位置，有利于优化FPGA布局布线效果。
fpga 单元初始位置布局方法装置

[发明专利]一种实时等距柱面投影的方法和系统-CN201510561486.0有效
发明人：陈志豪;罗虎;郭烽;陈潼;钱枫;丁士倬;李奇 -专利权人：深圳六滴科技有限公司
申请日： 2015-09-07 - 公布日： 2019-05-28 - 主分类号： G06T1/60 文献下载
摘要：该方法，包括：读取等距柱面投影查找表中的查找表宏单元；根据所述查找表宏单元记录的像素映射信息读取所述查找表宏单元对应的像素宏单元；根据所述像素映射信息确认所述像素宏单元中的像素映射的目标坐标；将所述像素宏单元中像素的像素值输出到对应的目标坐标通过将等距柱面投影查找表和平面图像分别分割成多个宏单元，依次读取查找表宏单元后对像素宏单元进行等距柱面投影，有效提高了存储区域数据读写过程中带宽的利用率，进而使得全景图像处理过程脱离上位的计算机，在高速处理器或专用集成电路上实现
一种实时等距柱面投影方法系统

[发明专利]宏单元布局方法、系统、设备及存储介质-CN202211026809.2在审
发明人：林茂;蒋涛;王长龙;夏炜 -专利权人：深圳市紫光同创电子有限公司
申请日： 2022-08-25 - 公布日： 2022-11-25 - 主分类号： G06F30/392 文献下载
摘要：本发明公开了一种宏单元布局方法，所述方法包括：获取用户网表中的设计模块信息，所述设计模块信息包括若干个宏单元；将若干个所述宏单元压缩到预设大小，对同模块宏单元进行打包，生成打包单元；对生成的若干个打包单元分配模块区域；按照分配结果将若干个打包单元布局到对应的模块区域；其中，所述设计模块信息包括由若干个宏单元层次构成的模块设计树状图，所述同模块宏单元包括在所述模块树状图中，属于同一个节点下的若干个宏单元。本发明能够基于设计模块信息将同模块宏单元布局在邻近的位置，进而控制同模块其他逻辑的扩散范围，使其他逻辑布局在相近的位置，实现了对宏单元的合理布局，为后面其它逻辑的布局提供指导性的作用。
单元布局方法系统设备存储介质

[发明专利]包括宏单元的半导体器件-CN202310252035.3在审
发明人： A·韦莱;S·托芬克 -专利权人：英飞凌科技股份有限公司
申请日： 2023-03-14 - 公布日： 2023-09-15 - 主分类号： H01L29/739 文献下载
摘要：晶体管(20)包括多个宏单元(151、152)，多个宏单元(151、152)包括第一宏单元(151)和第二宏单元(152)。第一和第二宏单元中的每一个包括形成在半导体衬底(100)的第一主表面(110)中的多个沟槽(130)，沟槽(130)将半导体衬底(100)图案化成台面(160)。第一宏单元(151)的所有沟槽(130)的多数仅在第一方向上延伸，第二宏单元(152)的所有沟槽(130)的多数仅在不同于第一方向的第二方向上延伸。至少一个第一宏单元(151)被布置成与至少一个第二宏单元(152)邻近。
包括单元半导体器件

[发明专利]窄通道布局下宏单元的逻辑输出预导引方法和结构-CN202010887106.3在审
发明人：赵少峰 -专利权人：安徽省东科半导体有限公司
申请日： 2020-08-28 - 公布日： 2020-10-30 - 主分类号： G06F30/3947 文献下载
摘要：本发明实施例涉及一种窄通道布局下宏单元的逻辑输出预导引方法和结构。所述方法包括：在宏单元布局后，根据全部宏单元的输出逻辑，对全部的宏单元进行预绕线处理，确定布局后任意两个相邻的宏单元之间的通道的通道尺寸是否满足走线轨道资源需求；当相邻的第一宏单元与第二宏单元之间的第一通道的通道尺寸不满足走线轨道资源需求时，对第一通道执行预导引处理；通过对第一通道执行预导引处理增加的第一缓冲器阵列和第二缓冲器阵列的各个缓冲器的输出，将在第一宏单元与第二宏单元的引脚输出逻辑引出至第一通道外，从而进行相应的逻辑功能单元的布局，以及逻辑功能单元通过缓冲器与引脚的布线连接，由此解决了窄通道布局下走线轨道资源不足不能满足逻辑输出需求的问题。
通道布局单元逻辑输出导引方法结构

[发明专利]宏单元布局方法、设备及计算机可读存储介质-CN202310375105.4在审
发明人：李兴权;李江考;刘悦佐;黄志鹏;解壁伟;黄增荣 -专利权人：鹏城实验室
申请日： 2023-04-10 - 公布日： 2023-06-23 - 主分类号： G06F30/392 文献下载
摘要：本申请公开了一种宏单元布局方法、设备及计算机可读存储介质，涉及集成电路技术领域。该宏单元布局方法包括以下步骤：获取待布局电路网表信息和已训练布局模型；对所述待布局电路网表信息进行预处理，获得当前布局状态；将所述当前布局状态输入已训练布局模型，获得所述当前布局状态中待摆放宏单元的第一待摆放位置；根据所述第一待摆放位置对所述当前布局状态进行更新，获得新的当前布局状态，并将新的当前布局状态再次输入已训练布局模型；在获得所述待布局电路网表信息中所有待摆放宏单元的第一待摆放位置后，生成对应的宏单元布局结果，并基于所述宏单元布局结果进行宏单元布局。本申请解决了目前宏单元布局方法存在布局效果较差的技术问题。
单元布局方法设备计算机可读存储介质

[发明专利]一种获取存储器宏单元尺寸的方法及装置-CN201510885139.3在审
发明人：张爱林 -专利权人：展讯通信（上海）有限公司
申请日： 2015-12-04 - 公布日： 2017-06-13 - 主分类号： G06F17/50 文献下载
摘要：本发明提供一种获取存储器宏单元尺寸的方法及装置。所述方法包括获取全部的框架版图基本单元；将所述全部的框架版图基本单元按照预设的版图拼接算法进行拼接，得到存储器宏单元顶层新建单元；根据所述全部的框架版图基本单元的坐标获取所述存储器宏单元顶层新建单元的坐标；根据所述存储器宏单元顶层新建单元的坐标计算所述存储器宏单元的尺寸。
一种获取存储器单元尺寸方法装置

[发明专利]存算一体运算方法、忆阻器神经网络芯片及存储介质-CN202210108371.6在审
发明人：胡明;祝叶华;孙炜;高滨;刘宇一;伍冬;吴华强 -专利权人： OPPO广东移动通信有限公司;哲库科技（上海）有限公司;清华大学
申请日： 2022-01-28 - 公布日： 2022-04-29 - 主分类号： G06N3/063 文献下载
摘要：本申请实施例公开了一种存算一体运算方法、忆阻器神经网络芯片及存储介质，其中，忆阻器神经网络芯片包括：至少一个模拟存算宏单元和至少一个混合存算宏单元，至少一个所述模拟存算宏单元与至少一个所述混合存算宏单元连接；所述至少一个模拟存算宏单元，用于在单元内的忆阻器阵列上施加输入的模拟电压，并将产生的模拟电流转换成预设范围内的模拟电压后输出；所述至少一个混合存算宏单元，用于在单元内的忆阻器阵列上施加所述至少一个模拟存算宏单元输出的模拟电压
一体运算方法忆阻器神经网络芯片存储介质

[发明专利]一种复杂可编程逻辑器件的测试老炼方法-CN201911045553.8在审
发明人：赵鹏;高会壮 -专利权人：航天科工防御技术研究试验中心
申请日： 2019-10-30 - 公布日： 2020-02-21 - 主分类号： G06F11/22 文献下载
摘要：本发明公开了一种复杂可编程逻辑器件的测试老炼方法，复杂可编程逻辑器件包括宏单元、I/O单元，测试包括：输入用于测试与配置所述宏单元的第一测试配置指令，所述宏单元执行所述第一测试配置指令，得到宏单元测试与配置结果；输入用于测试与配置所述I/O单元的第二测试配置指令，所述I/O单元执行所述第二测试配置指令，得到I/O单元测试与配置结果；根据所述宏单元测试与配置结果和所述I/O单元测试与配置结果，测试所述复杂可编程逻辑器件的可靠性，并对所述宏单元和I/O单元进行配置。
一种复杂可编程逻辑器件测试方法

[发明专利]绕线布局方法、装置、集成电路芯片及计算机可读存储介质-CN202011134777.9在审
发明人：刘君 -专利权人： OPPO广东移动通信有限公司
申请日： 2020-10-21 - 公布日： 2022-04-22 - 主分类号： G06F30/392 文献下载
摘要：本申请实施例公开了一种绕线布局方法、装置、集成电路芯片及计算机可读存储介质，其中，绕线布局方法包括：在绕线通道中进行绕线布局时，接收宏单元生成指令，根据宏单元生成指令，确定绕线通道的绕线参数，根据绕线通道的绕线参数在绕线通道中生成宏单元，以宏单元的形式在绕线通道中进行绕线布局，宏单元中的绕线均匀分布，且两两之间的间距都大于或等于预设间距，其中，当绕线两两之间的间距都大于或等于预设间距时，绕线两两之间的串扰都小于或等于预设串扰阈值。本申请实施例中，在经过绕线通道时根据指令增加宏单元，以宏单元的形式在绕线通道中布局绕线，并使得各绕线均匀分布且间距合适，避免了绕线排布拥挤，从而降低了绕线间的干扰。
布局方法装置集成电路芯片计算机可读存储介质

[发明专利]对数字图像的颜色平面进行压缩的方法及计算设备-CN201610028270.2有效
发明人：迈克尔·M·张;肯尼斯·A·施密特;苏东佩;李升;肯德里克·翁;阿尔弗雷德·阿布卡良;斯蒂芬·L·施埃弗尔 -专利权人：京瓷办公信息系统株式会社
申请日： 2016-01-15 - 公布日： 2018-12-07 - 主分类号： H04N1/00 文献下载
摘要：示例实施例可以涉及：从输入图像中获取a×b像素宏单元。所述a×b像素宏单元可以包含四个非重叠的m×n像素单元。所述a×b像素宏单元中a×b个像素可以具有各自的颜色值并且可以与各自的对象类型标记相关联。所述示例实施例还可以涉及：选择压缩技术以(i)将所述a×b像素宏单元压缩为一个整体；或者(ii)通过独立地压缩所述四个非重叠的m×n像素单元中的每一个来压缩所述a×b像素宏单元。所述示例实施例可以进一步包括：根据选择的压缩技术对所述a×b像素宏单元进行压缩，并且将压缩后的a×b像素宏单元的表示写入计算机可读输出介质。根据本发明，可以提供一种对数字图像的颜色平面进行压缩的方法。
数字图像颜色平面进行压缩方法计算设备

[发明专利]像素级混合键合图像传感器中的二级放大器读取电路-CN201810063379.9有效
发明人：杨征;海老原弘知;汤俊明;蔡肇芳;王睿;代铁军 -专利权人：豪威科技股份有限公司
申请日： 2018-01-23 - 公布日： 2021-11-05 - 主分类号： H04N5/3745 文献下载
摘要：混合键合的图像传感器具有包括具有至少一个光电二极管和键合触点的宏单元的光电二极管裸片，和具有多个超级单元的支撑电路裸片，每个超级单元具有至少一个宏单元单位，宏单元单位具有耦接至光电二极管裸片的宏单元的键合触点的键合触点每个宏单元单位位于超级单元内并具有适用于复位光电二极管裸片的宏单元的光电二极管的复位晶体管。每个超级单元具有适用于接收来自超级单元的被选择的宏单元单位的键合触点的信号的至少一个共源放大器，共源放大器被耦接以通过可选择源跟随器驱动列线。在实施例中，几个超级单元的共源放大器通过分布式差分放大器驱动可选择源跟随器。
像素混合图像传感器中的二级放大器读取电路

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条