|
|
钻瓜专利网为您找到相关结果 569个，建议您 升级VIP下载更多相关专利
- [发明专利]一种数据读写电路、方法和芯片-CN202310901057.8在审
-
具用根;智扬
-
摩星半导体（广东）有限公司
-
2023-07-20
-
2023-10-27
-
G06T1/60
- 本申请公开了一种数据读写电路、方法和芯片，数据读写电路包括行缓存模块和行缓存控制模块；行缓存模块包括第一缓存单元和第二缓存单元，第一缓存单元和第二缓存单元中均包括至少一单口静态随机存储器；行缓存控制模块用于控制第一缓存单元根据第一时钟写入像素数据；行缓存控制模块将第一缓存单元的工作时钟切换为第二时钟，以读取第一缓存单元写入的像素数据，并控制第二缓存单元中根据第一时钟写入下一像素数据；行缓存控制模块还用于将第二缓存单元的工作时钟切换为第二时钟，以读取第二缓存单元写入的像素数据，并控制第一缓存单元根据第一时钟写入下一像素数据。本申请能够在保证数据处理的连续性的同时还能够有效地减小电路面积和功耗。
- 一种数据读写电路方法芯片
- [发明专利]对偶向量算术逻辑单元-CN202180088732.9在审
-
何斌;布莱恩·恩贝林;马克·莱瑟;迈克尔·曼特
-
超威半导体公司
-
2021-12-13
-
2023-10-27
-
G06T1/60
- 本发明公开了一种处理系统(100)，该处理系统在单个执行循环中在单指令多数据(SIMD)单元(230)的多个算术逻辑单元(ALU)流水线(232,234)处执行波前(302,304)。该ALU流水线各自包括多个ALU，该多个ALU对从向量通用处理寄存器(VGPR)库(510,511,512,513)收集在高速缓存(220)处的波前操作数执行指令(310,312,314)并且在缓冲器(235)处输出对该波前执行的该指令的结果。通过在该高速缓存处存储由该VGPR库供应的波前，可使较大数量的波前对该SIMD单元可用而不增加VGPR带宽，从而使得多个ALU流水线能够在单个执行循环期间执行指令。
- 对偶向量算术逻辑单元
- [发明专利]多核三维图形渲染的存储器管理-CN202310324428.0在审
-
M·J·利维斯利
-
想象技术有限公司
-
2023-03-29
-
2023-10-17
-
G06T1/60
- 本申请涉及多核三维图形渲染的存储器管理。公开了一种多核图形渲染系统，该多核图形渲染系统包括被配置为实现图元流的基于图块的渲染的多个核。第一核被配置为处理图元组，以产生变换后的几何数据。变换后的几何数据针对多个图块中的每个图块描述了由每个第一核处理的存在于该图块中的图元，每个组与组索引相关联。组索引定义了图元流中的组的排序。分配列表(ALIST)针对由第一核写入的存储器的每个部分存储与该部分相关联的帧的一部分的指示，以及写入到该部分的变换后的几何数据的最新组索引。ALIST用于识别和释放在部分渲染中已经完全消耗的存储器部分。
- 多核三维图形渲染存储器管理
- [发明专利]用于多核3-D图形渲染的存储器管理-CN202310246910.7在审
-
M·J·利维斯利
-
想象技术有限公司
-
2023-03-15
-
2023-10-17
-
G06T1/60
- 本申请涉及用于多核3‑D图形渲染的存储器管理。公开了一种包括多个核的多核图形渲染系统，该多核图形渲染系统被配置成实现对图元流的基于图块的渲染。该图形渲染系统使用至少一个虚拟存储器空间。提供了一种分层索引，以对与该至少一个虚拟化存储器空间中的虚拟存储器部分相关联的该物理存储器部分进行索引，针对该分层索引分配的存储器部分记录在MMU列表(MLIST)中。该MLIST包括多个条目，每个条目与该分层索引的相应部分相关联，其中每个条目包括由该分层索引的该部分索引的该虚拟存储器部分的指示。该MLIST用于识别并释放与已在部分渲染中完全消耗的索引虚拟存储器相关联的存储器部分。
- 用于多核图形渲染存储器管理
|
