“多端口SRAM”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果313240个，建议您升级VIP下载更多相关专利

[发明专利]高速流水线中长延时多端口SRAM的快速访问方法-CN200610031667.3无效
发明人：邓让钰;戴泽福;张明;陈海燕;马驰远;周宏伟;邢座程;蒋江;冀蓉;谈民;彭元喜;穆长富;衣晓飞 -专利权人：中国人民解放军国防科学技术大学
申请日： 2006-05-17 - 公布日： 2006-10-25 - 主分类号： G11C11/413 文献下载
摘要：本发明公开了一种高速流水线中长延时多端口SRAM的快速访问方法，要解决的技术问题是提供一种对多端口SRAM的快速访问方法，提高数据的访问效率，提升流水线的总体性能。技术方案是设计一套时钟产生电路、SRAM端口选择器、SRAM存储体和出口寄存器组四个部分组成的多端口SRAM访问控制逻辑，采用这个访问控制逻辑对多端口SRAM进行访问。采用本发明可使SRAM访问流水化，有效降低数据访问延迟，提高存储带宽。
高速流水线中长延时多端 sram 快速访问方法

[发明专利]一种SSD主控中多端口低延迟访问的SRAM群组的控制方法-CN202111049650.1在审
发明人：付溢华 -专利权人：山东华芯半导体有限公司
申请日： 2021-09-08 - 公布日： 2021-12-10 - 主分类号： G06F3/06 文献下载
摘要：本发明公开一种SSD主控中多端口低延迟访问的SRAM群组的控制方法，本方法在一个具有多端口的SSD主控中将SRAM划分为多组，每组均配置一个仲裁器以及一个群组控制器，仲裁器实现对每一端口访问地址的映射，同时分配哪一端口能够访问该组中的SRAM或者控制各端口以何种顺序访问该组SRAM。本方法设置非连续地址空间的映射，即连续的逻辑地址对应的SRAM物理地址不连续，当端口进行大数据量的连续地址读写时，访问路径依次被映射在不同组的SRAM中。本方法有效解决单端口长时间占用存储空间问题以及在较少资源消耗下多端口并行访问SRAM群组的问题，实现了端口占用和高效并行访问问题之间的权衡。
一种 ssd 主控多端延迟访问 sram 控制方法

[发明专利]基于动态可重配技术的可扩展多端口块状存储单元-CN202010448230.X有效
发明人：陈波寅;徐彦峰;庄雪亚;单悦尔;闫华;董宜平 -专利权人：无锡中微亿芯有限公司;中科芯集成电路有限公司
申请日： 2020-05-25 - 公布日： 2022-03-22 - 主分类号： G11C7/10 文献下载
摘要：本发明公开了一种基于动态可重配技术的可扩展多端口块状存储单元，涉及可编程逻辑器件领域，该可扩展多端口块状存储单元通过特殊的物理布局和设计，其工作模式可以基于动态可重配技术在多端口模式和普通模式两者之间动态切换，当出现大量的并行操作时，可以将其切换为多端口模式，两个块状SRAM并行工作，可以满足多线程并行操作的需求；当没有特殊需求时可以工作在普通工作模式下，两个块状SRAM串行工作配置成普通的SRAM复用给基本逻辑单元；通过两个块状SRAM可以实现两种工作模式的切换，复用率高，可以达到性能和资源的平衡，适用于多种使用场景，灵活性高、通用性好、读写端口选择性高。
基于动态可重配技术扩展多端块状存储单元

[发明专利]模拟多端口方法、其装置、存储器、窗处理模块及电子设备-CN201611159541.4有效
发明人：林兴武 -专利权人：建荣半导体（深圳）有限公司;建荣集成电路科技（珠海）有限公司;珠海煌荣集成电路科技有限公司
申请日： 2016-12-15 - 公布日： 2018-06-22 - 主分类号： G06F12/0877 文献下载
摘要：本发明提供了一种静态随机读取存储器的模拟多端口方法、模拟装置、存储器、窗处理模块及其电子设备。所述静态随机读取存储器包括若干个静态随机读取存储模块。该模拟多端口方法包括：在第一时钟周期，预先读取所述静态随机读取存储模块的第一静态存储单元的第一数据；在第二时钟周期，在所述第一静态存储单元写入第二数据，并且输出所述第一数据。该方法解决了选用单端口SRAM与多端口SRAM的矛盾，在使用较少的单端口SRAM的情况下通过模拟多端口的方式实现更好的工作性能，降低电路的硬件成本和提高良品率。
多端口读取随机读取存储器静态存储单元存储器存储模块第一数据电子设备时钟周期窗处理单端口多端口SRAM 工作性能模拟装置硬件成本良品率电路写入输出矛盾

[发明专利]多端口SRAM器件-CN201510446556.8有效
发明人：廖忠志 -专利权人：台湾积体电路制造股份有限公司
申请日： 2015-07-27 - 公布日： 2018-12-14 - 主分类号： G11C11/419 文献下载
摘要：本发明提供了一种多端口存储单元，包括：位于第一金属层中的第一导线、位于第二金属层中的第二导线、位于第三金属层中的第三导线和位于第四金属层中的第四导线。
多端 sram 器件

[发明专利]半导体存储装置-CN03104364.X有效
发明人：新居浩二 -专利权人：三菱电机株式会社
申请日： 2003-02-08 - 公布日： 2003-10-15 - 主分类号： H01L27/11 文献下载
摘要：本发明是多端口SRAM存储单元，其第一端口的存取晶体管N3配置于p型阱PW0内，并且第二端口的存取晶体管N6配置于p型阱PW1内。另外，配置在存储单元内的所有的晶体管门电路在同一方向上延伸。借此结构，可获得这样的半导体存储装置，其在多端口SRAM存储单元或联想存储器中具有可缩短位线且提高了制造上的偏差容限的低功率消耗型SRAM存储单元。
半导体存储装置

[发明专利]半导体存储装置-CN200610068151.6有效
发明人：新居浩二 -专利权人：三菱电机株式会社
申请日： 2003-02-08 - 公布日： 2006-10-04 - 主分类号： H01L27/11 文献下载
摘要：本发明是多端口SRAM存储单元，其第一端口的存取晶体管N3配置于p型阱PW0内，并且第二端口的存取晶体管N6配置于p型阱PW1内。另外，配置在存储单元内的所有的晶体管门电路在同一方向上延伸。借此结构，可获得这样的半导体存储装置，其在多端口SRAM存储单元或联想存储器中具有可缩短位线且提高了制造上的偏差容限的低功率消耗型SRAM存储单元。
半导体存储装置

[发明专利]半导体集成电路器件-CN201380078485.X有效
发明人：新居浩二 -专利权人：瑞萨电子株式会社
申请日： 2013-08-06 - 公布日： 2019-02-15 - 主分类号： G11C11/413 文献下载
摘要：在处理图像信息等的芯片中，混载数字信号处理电路等的逻辑电路，并且混载多端口的SRAM。此时，例如若有三个端口，则将一个端口作为差动写入&读取端口，将两个端口作为单端读取专用端口。但是，在该结构中，虽然嵌入式SRAM的占有面积变小，但明确存在如下的问题：写入&读取端口限于一个，此外，单端读取无法期待差动读取这般的高速读取特性。本申请的概要是，在嵌入式SRAM的存储单元构造中，具有三个差动写入&读取端口，在单元中央配置例如N阱区域，在其两侧配置P阱区域。
半导体集成电路器件

[发明专利]多端口CAM单元及其制造方法-CN200810095235.8有效
发明人： R·J·布茨基;J·S·阿特瓦尔;J·S·巴恩斯;K·伯恩斯坦;E·鲁滨逊 -专利权人：国际商业机器公司
申请日： 2008-05-05 - 公布日： 2008-11-19 - 主分类号： H01L25/00 文献下载
摘要：本发明涉及多端口CAM单元及其制造方法。提供了一种多端口CAM单元，其中基本上减小了增加传输距离的不利影响。利用三维集成获得本发明的多端口CAM单元，其中多个有源电路层被垂直堆叠并采用垂直对准的互连以将叠层中的一个叠层中的器件连接到另一叠层中的另一器件。通过垂直对准的互连垂直堆叠多个有源电路层，可以在主数据存储单元之上或之下的独立的层上实现所述多端口CAM的每个比较端口。这允许在与标准随机存储器(RAM)相同的面积足印内实现所述多端口CAM结构，从而最小化数据存取和匹配比较延迟。每个比较匹配线和数据位线具有与简单二维静态随机存储器(SRAM)单元阵列相关的长度。
多端 cam 单元及其制造方法

[发明专利]多端口SRAM模块及其控制方法-CN201610300869.7有效
发明人：朱俐玮;连南钧 -专利权人：円星科技股份有限公司
申请日： 2016-05-09 - 公布日： 2019-11-26 - 主分类号： G11C16/34 文献下载
摘要：本发明公开了一种多端口SRAM模块及其控制方法，该模块包含：一记忆体单元阵列，包含多列记忆体单元，每一记忆体单元包含至少一第一控制端口及一第二控制端口；一第一字元线，耦接一目标列的多个记忆体单元，用来控制该第一控制端口是否开启；一第二字元线，耦接该目标列的多个记忆体单元，用来控制该第二控制端口是否开启；以及一开关元件，耦接该第一字元线及该第二字元线，系依据该第一字元线的电位决定是否将该第二字元线耦接至一参考电位。
多端 sram 模块及其控制方法

[发明专利]一种基于片上网络的DRAM通讯优化方法-CN201310061383.9无效
发明人：任鹏举;郑南宁;刘卜;闵泰;任晓伟;杨挺;孟庆欣;葛晨阳 -专利权人：西安交通大学
申请日： 2013-02-26 - 公布日： 2013-11-06 - 主分类号： G06F13/18 文献下载
摘要：一种基于片上网络的DRAM通讯优化方法，步骤一、采用多端口静态随机存储器为每个输入端口设计一个多端口大容量的缓存，采用多端口SRAM作为PE的数据缓存构建多个数目及深度可配置的VC，步骤二、采用严格优先请求简称
一种基于网络 dram 通讯优化方法

[发明专利]计算机并行系统的互联方法及其电路-CN97104104.0无效
发明人：李三立 -专利权人：清华大学
申请日： 1997-04-18 - 公布日： 1997-11-12 - 主分类号： G06F13/14 文献下载
摘要：本发明的特征是将多端口快速静态存储器SRAM的每一边与K个处理机结点Pij相连；将所说存储器划分为与每一边相对应的二个以上的通信邮区ASn，设置二个以上选择仲裁电路分别与多端口存储器的端口和相应的结点相连
计算机并行系统方法及其电路

[发明专利]存储器元件-CN201010198452.7有效
发明人：廖忠志 -专利权人：台湾积体电路制造股份有限公司
申请日： 2010-06-07 - 公布日： 2011-03-23 - 主分类号： H01L27/11 文献下载
摘要：一种存储器元件，含多端口SRAM单元；第一位线、第一互补位线、第二位线、第二互补位线导体，耦接SRAM单元端口；第一及第二字线导体，耦接SRAM单元端口；Vdd电源导体及四个Vss电源导体，耦接SRAM本发明限制单元电流下降及薄膜双端口单元的不对称问题。
存储器元件

[发明专利]多端口回转器-CN01133522.X无效
发明人：熊元新 -专利权人：武汉大学
申请日： 2001-09-30 - 公布日： 2003-11-26 - 主分类号： H03H7/00 文献下载
摘要：本发明涉及一种多端口回转器，包括p×q个二端口回转器，多端口回转器的输入端由若干个二端口回转器的输入端串联而成，输出端由若干个二端口回转器的输出端串联而成，其特殊之处是：多端口回转器的所有二端口回转器的回转比的绝对值均相同，二端口回转器的输入输出端口均并联有可控开关。本发明由于在多端口回转器中采用相同回转比(绝对值相同)的二端口回转器，获得归一化多端口回转器电路，达到多端口回转器一体化设计，从而使本发明多端口回转器能统一用集成电路生产和灵活使用。有了集成化的多端口回转器就可以用该回转器设计出多端口变压器、多端口旋转器、多端口环流器、多端口反照器、多端口变标器和多端口驱动点函数矩阵等多端口单元器件。
多端回转

[发明专利]存储装置及方法、映射方法、编解码装置和图像处理设备-CN201210593058.2有效
发明人：王争;朱建清 -专利权人：富士通株式会社
申请日： 2012-12-31 - 公布日： 2014-07-09 - 主分类号： H04N19/56 文献下载
摘要：存储装置包括：具有多个第一单端口SRAM的第一存储单元，第一存储单元的尺寸被设置为用于存储参考帧图像，第一单端口SRAM的尺寸根据参考帧图像的尺寸以及用于帧间预测的搜索范围的大小来设置，第一单端口SRAM的数目通过述第一存储单元的尺寸和第一单端口SRAM的尺寸来设置；以及具有至少两个第二单端口SRAM的第二存储单元，其中第二单端口SRAM的尺寸与第一单端口SRAM的尺寸相同，第二单端口SRAM的数目根据第二单端口SRAM的尺寸、用于帧间预测的搜索范围的大小和第一单端口SRAM的数目来设置。本发明能获得以下效果至少之一：最大程度减小SRAM的开销；以及降低参考帧存储装置的尺寸。
存储装置方法映射解码图像处理设备

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条