“外延层杂质”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2933118个，建议您升级VIP下载更多相关专利

[发明专利]双向瞬态电压抑制器及其制造方法-CN201910228199.6在审
发明人：祁树坤;马永健;伍旻;陆浩 -专利权人：无锡力芯微电子股份有限公司
申请日： 2019-03-25 - 公布日： 2019-08-23 - 主分类号： H01L29/06 文献下载
摘要：本发明提供一种双向瞬态电压抑制器及其制造方法，双向瞬态电压抑制器包括：衬底；外延层，其位于衬底的上表面，外延层与衬底的杂质类型相同；多个沟槽，沟槽自外延层的上表面贯穿外延层并延伸至衬底内，多个沟槽沿外延层的上表面依次间隔排布；第一杂质层，其位于相邻的两个所述沟槽之间，且自外延层的上表面延伸至外延层内，第一杂质层与衬底的杂质类型相同；第二杂质层，其位于相邻的两个所述沟槽之间，且自第一杂质层的上表面延伸至第一杂质层内，第二杂质层与第一杂质层的杂质类型相反
外延层杂质层上表面双向瞬态电压抑制器衬底杂质类型延伸寄生电容间隔排布绝缘介质双向保护超低的填充制造贯穿

[发明专利]沟槽型功率MOSFET器件及工艺方法-CN202110447772.X在审
发明人：陈思彤;陈正嵘;谭艳琼;钱佳成;刘秀勇;李志国;吴长明 -专利权人：华虹半导体（无锡）有限公司
申请日： 2021-04-25 - 公布日： 2021-08-06 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种沟槽型功率MOSFET器件,在半导体基片上具有第一外延层和第二外延层，所述第二外延层的表层中具有一层重掺杂注入层；一开口沟槽位于所述的第一外延层和第二外延层中，所述沟槽的底部位于第一外延层中，沟槽内填充多晶硅形成多晶硅沟槽栅极；在所述第二外延层与第一外延层之间，还包含有杂质浓度渐变层，杂质浓度的分布是从第二外延层底部往第一外延层的顶部逐渐降低，减少外延层在阱区底部的耗尽，从而降低短沟道器件沟道漏电以及源漏击穿的状况杂质浓度渐变层为多层不同杂质浓度的薄的掺杂层叠加形成，其层数以及杂质浓度渐变层的厚度可以根据器件的不同性能要求来灵活调整，其工艺方法也便于实施。
沟槽功率 mosfet 器件工艺方法

[发明专利]一种双向瞬态电压抑制器及其制造方法-CN202110073131.2有效
发明人：祁树坤;吴相俊;苗迎秋;刘钰 -专利权人：无锡力芯微电子股份有限公司
申请日： 2021-01-20 - 公布日： 2022-09-23 - 主分类号： H01L29/06 文献下载
摘要：本发明公开了一种双向瞬态电压抑制器，包括：第一掺杂类型的半导体衬底；第二掺杂类型的外延层，所述的外延层位于半导体衬底上表面，第二掺杂类型与第一掺杂类型不同；深槽隔离环，所述的深槽隔离环从外延层的上表面穿过外延层延伸至所述半导体衬底中；杂质层，所述的杂质层位于非隔离环区域中，且从外延层的上表面延伸至外延层内，最中间的杂质层为第二掺杂类型，相邻杂质层的掺杂类型不同，所述的杂质层之间电学连接；浅栅槽，每个非隔离环区域中包含多个浅栅槽，所述的浅栅槽从杂质层上表面穿过杂质层延伸至外延层中
一种双向瞬态电压抑制器及其制造方法

[发明专利]调控量子阱碳杂质的LED外延片及其制备方法、LED-CN202310443584.9有效
发明人：程龙;郑文杰;高虹;刘春杨;胡加辉;金从龙 -专利权人：江西兆驰半导体有限公司
申请日： 2023-04-24 - 公布日： 2023-07-11 - 主分类号： H01L33/32 文献下载
摘要：本发明提供了调控量子阱碳杂质的LED外延片及其制备方法、LED，该LED外延片包括衬底以及第一半导体层、有源层以及第二半导体层；所述有源层包括M个周期性交替排布的复合量子阱层以及量子垒层，所述复合量子阱层沿着外延方向依次包括层叠的若干第一碳杂质调控层、量子阱层以及若干第二碳杂质调控层，若干所述第一碳杂质调控层的碳杂质含量沿外延方向递减，且若干所述第二碳杂质调控层的碳杂质含量沿外延方向递增，所述第一碳杂质调控层与所述第二碳杂质调控层的碳杂质浓度均高于所述量子阱层的碳杂质浓度
调控量子杂质 led 外延及其制备方法

[发明专利]外延型软恢复二极管-CN200710025366.4无效
发明人：赵善麒;刘利峰;王晓宝 -专利权人：江苏宏微科技有限公司
申请日： 2007-07-26 - 公布日： 2008-01-23 - 主分类号： H01L29/861 文献下载
摘要：本发明涉及一种外延型软恢复二极管，包括在半导体芯片中N型杂质和P型杂质形成的阴极区和阳极区、基区以及芯片两端面的金属层构成的阴电极和阳电极，所述的阴极区为高浓度的N型杂质的衬底层，阳极区为P型杂质层；所述的基区为相互连接低浓度的N型杂质的外延层和N型杂质的外延电场阻断层，外延电场阻断层的杂质浓度介于衬底层的杂质浓度和外延层的杂质浓度之间，外延电场阻断层与衬底层相连，外延层与P型杂质层相连。
外延恢复二极管

[实用新型]外延型软恢复二极管-CN200720040371.8有效
发明人：赵善麒;刘利峰;王晓宝 -专利权人：江苏宏微科技有限公司
申请日： 2007-07-26 - 公布日： 2008-05-21 - 主分类号： H01L29/861 文献下载
摘要：本实用新型涉及一种外延型软恢复二极管，包括在半导体芯片中N型杂质和P型杂质形成的阴极区和阳极区、基区以及芯片两端面的金属层构成的阴电极和阳电极，所述的阴极区为高浓度的N型杂质的衬底层，阳极区为P型杂质层；所述的基区为相互连接低浓度的N型杂质的外延层和N型杂质的外延电场阻断层，外延电场阻断层的杂质浓度介于衬底层的杂质浓度和外延层的杂质浓度之间，外延电场阻断层与衬底层相连，外延层与P型杂质层相连。
外延恢复二极管

[实用新型]快速恢复二极管-CN201220039365.1有效
发明人：陈小建 -专利权人：苏州力瑞电子科技有限公司
申请日： 2012-02-08 - 公布日： 2012-09-19 - 主分类号： H01L29/861 文献下载
摘要：一种快速恢复二极管，其包括高浓度的P杂质形成的阳极区和高浓度N+杂质形成的阴极区、基区及位于所述阳极区和阴极区两端的金属化层，所述基区位于所述阳极区和阴极区间；所述基区为相互连接的N-杂质外延层和N杂质外延电场阻断层，所述N-杂质外延层一端与所述P杂质形成的阳极区连接，所述N杂质外延电场阻断层一端与所述N+杂质形成的阴极区连接；在所述P杂质形成的阳极区开设有触及N-杂质外延层的数条沟道，所述沟道由N-杂质外延层填充
快速恢复二极管

[发明专利]掺杂外延层的掺杂杂质浓度的监控方法-CN201010565093.4有效
发明人：何有丰;胡亚兰 -专利权人：中芯国际集成电路制造（北京）有限公司
申请日： 2010-11-29 - 公布日： 2012-05-30 - 主分类号： H01L21/66 文献下载
摘要：本发明提出了一种外延层掺杂杂质浓度的监控方法，包括：提供半导体衬底；在所述半导体衬底上形成外延结构，所述外延结构至少包括掺杂外延层；在所述外延结构上形成保护层；提供不同掺杂杂质浓度的标准外延层的折射率标准曲线和吸光率标准曲线，所述标准外延层的厚度与所述掺杂外延层的厚度相同；获得所述掺杂外延层的折射率曲线和吸光率曲线；将所述折射率曲线和吸光率曲线分别与所述折射率标准曲线和吸光率标准曲线比对，与所述折射率曲线和吸光率曲线匹配的折射率标准曲线和吸光率标准曲线对应的掺杂杂质浓度作为所述掺杂外延层的掺杂杂质的浓度本发明提高了外延层沉积工艺的稳定性。
掺杂外延杂质浓度监控方法

[发明专利]一种快恢复二极管芯片及其制备方法-CN202211470523.3在审
发明人：李浩;马文力;杨梦凡 -专利权人：扬州国宇电子有限公司
申请日： 2022-11-23 - 公布日： 2023-04-07 - 主分类号： H01L29/36 文献下载
摘要：该芯片包括：N型硅衬底；N型外延层，N型外延层设置于N型硅衬底上方；P型外延层，P型外延层设置于N型外延层上方，P型外延层从下至上依次由P型外延层一、高缺陷薄层和P型外延层二组成，高缺陷薄层包括P型掺杂和N型掺杂；其中，N型硅衬底、N型外延层、P型外延层中均掺杂有铂杂质，铂杂质在高缺陷薄层处富集。由于缺陷处结合能较低，铂杂质会更多地富集在高缺陷薄层附近，导致铂杂质在轴向的非均匀分布，从而使得该二极管芯片具有更小的正向导通压降和更小的反向恢复电流。
一种恢复二极管芯片及其制备方法

[发明专利]半导体基底结构及其制作方法-CN202011284045.8在审
发明人：吕穿江;王晓日;朱晓斌;王函;张召 -专利权人：华虹半导体（无锡）有限公司
申请日： 2020-11-17 - 公布日： 2021-02-23 - 主分类号： H01L29/06 文献下载
摘要：其中，基底结构包括：P型衬底层，在位于P型衬底层中的埋层区掺入N型元素杂质形成N型埋层；P型外延层，P型外延层沉积在P型衬底层上，P型外延层中的P型杂质浓度为第二浓度；在P型衬底层和P型外延层之间形成P型外延阻挡层，P型外延阻挡层用于阻挡N型元素杂质从N型埋层中蒸发进入P型衬底层中；P型外延阻挡层的P型杂质浓度为第一浓度；P型杂质在P型外延阻挡层中的第一浓度大于，在P型外延层中的第二浓度。本申请可以解决相关技术在制作双极型NPN晶体管时，避免P型外延层被中和，甚至出现反型的问题。
半导体基底结构及其制作方法

[发明专利]半导体装置-CN202111391234.X在审
发明人：金奇奂;张星旭;郑秀珍;曹荣大 -专利权人：三星电子株式会社
申请日： 2021-11-23 - 公布日： 2022-06-28 - 主分类号： H01L27/088 文献下载
摘要：所述半导体装置包括：有源区，在第一方向上延伸；多个沟道层，在有源区上；栅极结构，在第二方向上延伸；以及源区/漏区，设置在有源区上，并且连接到多个沟道层中的每个，其中，源区/漏区包括：第一外延层，具有下端部分和沿着多个沟道层的侧表面连续延伸的侧壁部分，并且第一外延层掺杂有第一杂质；以及第二外延层，在第一外延层上，具有与第一外延层的成分不同的成分，并且掺杂有第二杂质，其中，第一杂质在第一外延层的成分中的扩散率低于第二杂质在第一外延层的成分中将具有的扩散率
半导体装置

[发明专利]瞬态电压抑制器及其制造方法-CN201811329679.3有效
发明人：祁树坤;刘钰;王国鹏;袁广睿;马永健;陆浩;陈晖;李静;刘奕国 -专利权人：无锡力芯微电子股份有限公司
申请日： 2018-11-09 - 公布日： 2023-09-12 - 主分类号： H01L29/861 文献下载
摘要：本发明提供一种瞬态电压抑制器及其制造方法，瞬态电压抑制器包括：衬底；外延层，其位于衬底的上表面，外延层的杂质类型与衬底的杂质类型相反；多个深槽，所述深槽自所述外延层的上表面贯穿外延层并延伸至衬底内，多个深槽沿外延层的上表面依次间隔排布；杂质层，其位于衬底中的深槽的侧壁或底部，杂质层的杂质类型与衬底的杂质类型相反；绝缘介质，其填充于形成有杂质层的深沟槽内。与现有技术相比，本发明基于瞬态电压抑制器的深槽隔离结构，在衬底中的深槽的底部或侧壁处，形成深度不同的杂质层，这些杂质层与衬底形成一个或多个P‑N结面，从而不仅可以优化瞬态电压抑制器的雪崩击穿特性，而且可以有效降低瞬态电压抑制器的寄生电容
瞬态电压抑制器及其制造方法

[发明专利]调控势垒层碳杂质的LED外延片及其制备方法、LED-CN202310662308.1在审
发明人：程龙;郑文杰;高虹;刘春杨;胡加辉;金从龙 -专利权人：江西兆驰半导体有限公司
申请日： 2023-06-06 - 公布日： 2023-09-08 - 主分类号： H01L33/32 文献下载
摘要：本发明提供一种调控势垒层碳杂质的LED外延片及其制备方法、LED，该LED外延片包括衬底以及在衬底上依次层叠设置的缓冲层、非掺杂GaN层、n型GaN层、有源层、碳杂质调控P型势垒层及P型GaN层，碳杂质调控P型势垒层包括沿外延方向依次层叠设置的第一碳杂质调控P型势垒子层、第二碳杂质调控P型势垒子层及第三碳杂质调控P型势垒子层，第一碳杂质调控P型势垒子层、第二碳杂质调控P型势垒子层及第三碳杂质调控P型势垒子层的碳杂质含量沿外延方向递增本发明通过沉积第一、第二及第三碳杂质调控P型势垒子层，降低量子垒层与P型势垒层的极化效应，提高发光二极管的发光效率。
调控势垒层碳杂质 led 外延及其制备方法

[发明专利]固态成像装置、相机及制造固态成像装置的方法-CN200510081390.0有效
发明人：神户秀夫 -专利权人：索尼株式会社
申请日： 2005-06-30 - 公布日： 2006-01-04 - 主分类号： H01L27/146 文献下载
摘要：本发明提供一种能够抑制由工艺中的金属污染所引起的晶体缺陷并能够抑制暗电流从而提高量子效率的背照明固态成像装置、含有其的相机及其制造方法，该方法具有如下步骤：形成包括衬底、第一导电类型外延层和第一导电类型杂质层的结构，第一导电类型外延层形成在衬底上并具有第一杂质浓度，而第一导电类型杂质层形成在边界区中并具有比外延层的第一杂质浓度高的第二杂质浓度；在外延层中形成存储由光电转换所产生的电荷的第二导电类型区；在外延层上形成互连层
固态成像装置相机制造方法

[发明专利]半导体装置-CN201910159643.3在审
发明人：稻塚卓也;岩崎太一;松浦修武 -专利权人：东芝存储器株式会社
申请日： 2019-03-04 - 公布日： 2020-03-17 - 主分类号： H01L27/1157 文献下载
摘要：实施方式的半导体装置包括N型阱区域、第1栅极电极、外延层和第1接触件。N型阱区域包括2个P型杂质扩散区域。第1栅极电极经由栅极绝缘膜设置在2个P型杂质扩散区域间的N型阱区域的上方。外延层以柱状设置在2个P型杂质扩散区域各自之上。外延层包括含有P型杂质的第1半导体层。第1接触件设置在外延层的第1半导体层上。
半导体装置

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条