“埋氧区”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1192357个，建议您升级VIP下载更多相关专利

[发明专利]一种抑制辐射引起背栅泄漏电流的SOI器件及其制备方法-CN201310169244.8有效
发明人：黄如;谭斐;安霞;武唯康;冯慧 -专利权人：北京大学
申请日： 2013-05-09 - 公布日： 2013-09-18 - 主分类号： H01L29/78 文献下载
摘要：本发明的SOI器件包括半导体衬底、埋氧层、体区、栅区、源区和漏区、栅侧墙以及LDD区，其中，位于SOI器件体区正下方的埋氧层的厚度在10nm以下，并且在体区正下方的埋氧层与衬底之间设置有高掺杂的埋氧电荷控制层本发明在体区正下方的埋氧层的厚度减薄至10nm以下，辐射时该区域陷入的正电荷数量也随之减小；同时使体区内的电子遂穿入薄的埋氧层并与辐射产生的陷阱正电荷发生复合的概率增大；并且埋氧电荷控制层，降低了辐射在埋氧中的陷阱正电荷对体区电势的影响
一种抑制辐射引起泄漏电流 soi 器件及其制备方法

[发明专利]一种具有三角形埋层的绝缘层上硅LDMOS晶体管-CN202111483996.2在审
发明人：胡月;张慧;丁怡;王高峰 -专利权人：杭州电子科技大学温州研究院有限公司;杭州电子科技大学
申请日： 2021-12-07 - 公布日： 2022-03-11 - 主分类号： H01L29/06 文献下载
摘要：本发明公开了一种具有三角形埋层的绝缘层上硅LDMOS晶体管，衬底层上面为全埋氧层；全埋氧层上面为硅膜层；硅膜层包括源区、硅体、漂移区、漏区和三角埋氧层；源区和硅体位于硅膜层一侧，硅体包围源区，且源区位于硅膜层顶部；漏区位于硅膜层另一侧顶部；漏区、硅体和三角埋氧层之间的区域为漂移区；三角埋氧层位于全埋氧层上方；沟道由源区和漂移区之间的硅体提供；栅氧化层位于沟道和漂移区上方；扩展氧化层位于漂移区上方；扩展氧化层和栅氧化层的两个相邻侧面接触；栅氧化层被栅电极全部覆盖，扩展氧化层被栅电极部分覆盖；源电极位于源区上方，漏电极位于漏区上方。
一种具有三角形绝缘层上硅 ldmos 晶体管

[发明专利]一种SOIMOSFET结构-CN202310702671.1在审
发明人：任信钢;琚胡平;智薇;黄志祥;王刚;牛凯坤;王思亮;李迎松;吴先良;曹孙根 -专利权人：安徽大学
申请日： 2023-06-14 - 公布日： 2023-09-05 - 主分类号： H01L29/78 文献下载
摘要：本发明提供的一种SOI MOSFET结构，包括衬底层、埋氧层、活性区、源电极、漏电极、栅介质层、栅电极及导热柱，埋氧层设置于衬底层的上表面，埋氧层的材质为SiO2，活性区设置于埋氧层的上表面，源电极和漏电极设置于活性区的上表面，栅介质层设置于源电极与漏电极之间；栅电极设置于栅介质层内，导热柱贯穿埋氧层，导热柱的顶壁与活性区接触。本发明设置了导热柱，从而活性区的热量可以经活性区下方的导热柱将热量散出，从而不会出现活性区晶格温度极度升高的情况，避免了漏电极电流的减小。
一种 soimosfet 结构

[发明专利]一种电势控制快速横向绝缘栅双极型晶体管-CN201711400517.X有效
发明人：陈文锁;廖瑞金;李晓玲;蒋玉宇 -专利权人：重庆大学
申请日： 2017-12-22 - 公布日： 2021-02-09 - 主分类号： H01L29/06 文献下载
摘要：本发明公开了一种电势控制快速横向绝缘栅双极型晶体管，包括SOI衬底、漂移区、阳极区、阴极区和栅极区，其特征在于：所述SOI衬底包括埋氧层、衬底层和顶硅层。所述埋氧层覆盖于衬底层之上。所述顶硅层位于埋氧层之上。一种电势控制快速横向绝缘栅双极晶体管的导电功能区在顶硅层中形成。所述漂移区贴附于埋氧层的上方，所述漂移区由N基区构成。所述阳极区和阴极区分别位于N基区的两侧。所述栅极区贴附于阴极区上方。
一种电势控制快速横向绝缘栅双极型晶体管

[发明专利]一种抗辐射加固的SOI器件及其制备方法-CN201310167855.9有效
发明人：黄如;谭斐;安霞;武唯康;冯慧 -专利权人：北京大学
申请日： 2013-05-09 - 公布日： 2013-10-23 - 主分类号： H01L29/78 文献下载
摘要：本发明的SOI器件包括半导体衬底、埋氧层、体区、栅区、源区和漏区、栅侧墙、LDD区及隔离氧化层，其中，在体区的下表面和埋氧层的上表面之间，以及体区在宽度方向上的两个侧壁与隔离氧化层之间设置有U型保护层，本发明在体区中引入U型保护层，即使辐射使得在厚的埋氧层和隔离氧化层中陷入大量的电荷，重掺杂的U型保护层也很难发生反型。对于全耗尽SOI器件，由于埋氧上方存在重掺杂区，背面体区-埋氧层界面处的表面电势不容易受到辐射在埋氧中陷入的正电荷的影响，因此引入重掺杂的U型可以减小辐射对全耗尽SOI器件前栅阈值电压的影响。
一种辐射加固 soi 器件及其制备方法

[发明专利]一种具有埋氧化层的沟槽栅IGBT及其制作方法-CN201610940446.1有效
发明人：刘国友;朱利恒;戴小平;覃荣震 -专利权人：株洲中车时代电气股份有限公司
申请日： 2016-11-01 - 公布日： 2019-06-28 - 主分类号： H01L29/739 文献下载
摘要：本申请公开了一种具有埋氧化层的沟槽栅IGBT及其制作方法，该方法包括在N型硅衬底表面进行磷注入形成N型区，N型硅衬底形成N‑漂移区；在N型区的表面进行硼注入，形成P基区；在N型区下部进行高能氧离子注入，形成第一埋氧层和第二埋氧层，经后续高温工艺后，第一埋氧层和第二埋氧层分别形成第一埋氧化层和第二埋氧化层，所述第一埋氧化层和所述第二埋氧化层之间形成具有预设宽度的沟道，所述沟道用于对从所述N‑漂移区和所述通过在沟槽栅IGBT底部引入埋氧化层，缩小从其源极流出的空穴路径的面积，遏制源极空穴电流大小，降低IGBT导通压降。
一种具有氧化沟槽 igbt 及其制作方法

[发明专利]一种具有多个三角形埋层的绝缘层上硅LDMOS晶体管-CN202111662432.5在审
发明人：胡月;张慧;丁怡;王高峰 -专利权人：杭州电子科技大学温州研究院有限公司;杭州电子科技大学
申请日： 2021-12-31 - 公布日： 2022-05-27 - 主分类号： H01L29/06 文献下载
摘要：本发明公开了一种具有多个三角形埋层的绝缘层上硅LDMOS晶体管，衬底层上面为全埋氧层；全埋氧层上面为硅膜层；硅膜层包括源区、硅体、漂移区、漏区和多个三角埋氧层；源区和硅体位于硅膜层一侧，硅体包围源区，且源区位于硅膜层顶部；漏区位于硅膜层另一侧顶部；漏区、硅体和多个三角埋氧层之间的区域为漂移区；多个三角埋氧层位于全埋氧层上方；沟道由源区和漂移区之间的硅体提供；栅氧化层位于沟道和漂移区上方；扩展氧化层位于漂移区上方；扩展氧化层和栅氧化层的两个相邻侧面接触；栅氧化层被栅电极全部覆盖，扩展氧化层被栅电极部分覆盖；源电极位于源区上方，漏电极位于漏区上方。
一种具有三角形绝缘层上硅 ldmos 晶体管

[发明专利]一种具有双埋氧层的晶体管结构及其制备方法-CN201911214247.2有效
发明人：吕凯;董业民 -专利权人：中国科学院上海微系统与信息技术研究所
申请日： 2019-12-02 - 公布日： 2021-11-05 - 主分类号： H01L29/06 文献下载
摘要：本发明提供一种具有双埋氧层的晶体管结构及其制备方法，自上而下依次包括：顶层硅层，有源区，浅沟槽隔离区，有源区包括：位于顶层硅层上方的栅极、栅介质层，位于顶层硅层横向两端的源极和漏极；第一埋氧层；第二硅层；第二埋氧层；衬底硅层；还包括：依次贯穿浅沟槽隔离区、第一埋氧层的通孔，该通孔通过粒子注入或者掺杂，在第二硅层与通孔的界面处形成欧姆接触区；依次贯穿浅沟槽隔离区、第一埋氧层以及第二硅层形成的深沟槽隔离区；以及在衬底硅层与第二埋氧层的界面处形成的缺陷层。
一种具有双埋氧层晶体管结构及其制备方法

[发明专利]一种具有凸型扩展埋氧区的沟槽LDMOS晶体管-CN202011609749.8有效
发明人：胡月;丁怡;张惠婷;程瑜华;王高峰 -专利权人：杭州电子科技大学温州研究院有限公司;杭州电子科技大学
申请日： 2020-12-30 - 公布日： 2023-05-02 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种具有凸型埋氧层的沟槽LDMOS晶体管；埋氧层位于衬底层上方；硅膜层位于埋氧层上方；硅膜层包括硅体、源区、漏区、氧化沟槽、凸型扩展埋氧区和漂移区；氧化沟槽位于硅膜层顶部，且位于硅体和漏区之间；凸型扩展埋氧区位于硅膜层底部；器件顶层在硅膜层上方，包括源电极、栅氧化层、栅电极、扩展氧化层和漏电极；栅氧化层位于沟道上方，完全覆盖沟道；栅电极位于栅氧化层正上方，并完全覆盖栅氧化层；扩展氧化层位于硅膜层上方，且与栅氧化层远离源电极的一侧接触；漏电极完全覆盖漏区，且与扩展氧化层远离栅氧化层的一侧接触。本发明通过氧化沟槽和凸型扩展埋氧区之间的耦合改善电场分布，导通电阻和品质因素更优越。
一种具有扩展埋氧区沟槽 ldmos 晶体管

[发明专利]准绝缘体上的硅场效应晶体管及实现方法-CN03115424.7无效
发明人：董业民;王曦;陈猛;陈静;王湘 -专利权人：中国科学院上海微系统与信息技术研究所
申请日： 2003-02-14 - 公布日： 2003-07-23 - 主分类号： H01L29/786 文献下载
摘要：其特征在于源漏区下方埋氧是连续的；而沟道区下方的埋氧是非连续的。采用注氧隔离技术来实现的工艺过程是：(1)在半导体衬底中注入低于最优剂量的离子；(2)在器件沟道区光刻生成掩模；(3)在源漏区第二次注入离子，使源漏区注入的总剂量达到最优剂量；高温退火后在源漏区下方形成连续埋氧，沟道区下方形成非连续的埋氧；(4)常规CMOS技术完成器件制作。由于沟道下方的埋氧是非连续的，沟道和硅衬底之间电耦合，从而克服了SOIMOSFET器件的浮体效应和自热效应二大固有缺点。
绝缘体场效应晶体管实现方法

[发明专利]一种隧穿场效应晶体管及其制备方法-CN201911128957.3有效
发明人：吕凯;董业民 -专利权人：中国科学院上海微系统与信息技术研究所
申请日： 2019-11-18 - 公布日： 2021-05-04 - 主分类号： H01L29/739 文献下载
摘要：本申请提供一种隧穿场效应晶体管及其制备方法，该隧穿场效应晶体管包括：双埋氧层结构基板；双埋氧层结构基板从下往上依次至少包括硅衬底、第一埋氧层、硅材料层以及第二埋氧层，硅材料层设有空气腔；源区、沟道区以及漏区；源区、沟道区以及漏区位于第二埋氧层表面，沟道区连接于源区与漏区之间，且源区和沟道区的位置对应空气腔；栅极介质层以及栅极材料层；栅极介质层至少位于沟道区表面，栅极材料层位于栅极介质层表面；源电极、漏电极以及栅电极；源电极形成于源区表面，漏电极形成于漏区表面，栅电极形成于栅极材料层表面；背栅电极；背栅电极形成于所述硅材料层表面，且背栅电极的位置对应漏电极的一侧。
一种场效应晶体管及其制备方法

[发明专利]一种集成电路的片内ESD防护装置及其制备方法-CN202310555690.6在审
发明人：杨帆;姜一波;吴瑕 -专利权人：江苏庆延微电子有限公司
申请日： 2023-05-17 - 公布日： 2023-08-15 - 主分类号： H01L27/02 文献下载
摘要：本发明公开了一种集成电路的片内ESD防护装置及其制备方法，上浮半埋氧层与下沉半埋氧层上下交错，上浮半埋氧层位置上靠近晶圆表面，所述下沉半埋氧层的位置相对上浮半埋氧层更加远离表面，所述上浮半埋氧层和下沉半埋氧层之间存在垂直距离，热沉窗口下半区的掺杂浓度为标准SOI FinFET的半导体衬底掺杂浓度，靠近热沉窗口上半区顶部的掺杂浓度为标准SOI FinFET的沟道掺杂浓度，靠近热沉窗口上半区底部的掺杂浓度为标准SOI FinFET
一种集成电路 esd 防护装置及其制备方法

[发明专利]一种基于FDSOI的gg-NMOS器件-CN201811051919.8有效
发明人：王源;张立忠;张兴;何燕冬 -专利权人：北京大学
申请日： 2018-09-10 - 公布日： 2020-11-03 - 主分类号： H01L29/786 文献下载
摘要：本发明实施例提供一种基于FDSOI的gg‑NMOS器件，包括：沟道区、P型衬底、埋氧区及N阱注入区；埋氧区形成于P型衬底的上部，沟道区形成于埋氧区的上部；N阱注入区形成于P型衬底的上部且N阱注入区与埋氧区连接，N阱注入区与沟道区的耦合面积大于零。本发明实施例通过在P型衬底上形成N阱注入区，能够减小触发电压，从而满足FDSOI工艺下内部核心电路的ESD设计窗口，提供有效的ESD保护。并且，可以通过移动N阱注入区边界的位置来改变N阱注入区与沟道区的耦合面积，从而实现对触发电压的调节，从而满足不同的ESD防护需求。
一种基于 fdsoi gg nmos 器件

[发明专利]一种具有多种部分埋层的绝缘层上硅LDMOS晶体管-CN201810410509.1有效
发明人：胡月;龚燕飞;刘志凤;王高峰 -专利权人：杭州电子科技大学
申请日： 2018-05-02 - 公布日： 2021-02-09 - 主分类号： H01L29/78 文献下载
摘要：本发明衬底层上为全埋氧层；全埋氧层上为硅膜层；源区和硅体位于硅膜层一侧，且源区位于硅膜层顶部；漂移区、漏区、部分埋氧层、部分P型硅埋层和部分N型硅埋层位于硅膜层另一侧，且漏区位于硅膜层顶部；漏区、部分埋氧层、部分P型硅埋层和部分N型硅埋层之间的区域为漂移区；部分P型硅埋层位于部分埋氧层上面，部分埋氧层长度大于部分P型硅埋层长度；沟道由源区和漂移区之间的硅体提供；器件顶层包括栅氧化层、扩展氧化层、源电极、栅电极和漏电极；栅氧化层位于沟道上面；扩展氧化层位于漂移区上面；栅氧化层被栅电极全部覆盖。
一种具有多种部分绝缘层上硅 ldmos 晶体管

[发明专利]一种具有埋氧场板的SOI LDMOS器件-CN201610338199.8有效
发明人：王颖;王祎帆;于成浩;曹菲 -专利权人：杭州电子科技大学
申请日： 2016-05-19 - 公布日： 2019-04-02 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种具有埋氧场板的SOI LDMOS器件，涉及一种半导体功率器件，包括P型衬底、埋氧层、埋氧场板、顶层硅、横向多晶硅栅、源电极、漏电极、金属电极及栅氧化层；本发明的SOI LDMOS器件，具有源、漏埋氧场板，漏埋氧场板的引入屏蔽了漏区N⁺区域下的漂移区，使得器件的纵向电压由漏埋氧场板下的埋氧层承担。源埋氧场板的引入增强了器件的体耗尽并调制了器件的横向电场分布，从而提高了器件的击穿电压并降低了导通电阻。另外，由于埋氧场板取代了一部分埋氧层且多晶硅的热导率大于二氧化硅，所以本申请可以有效的改善器件的自加热效应。
一种具有埋氧场板 soi ldmos 器件

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条