“半导体纳米线 ”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果792244个，建议您升级VIP下载更多相关专利

[发明专利]半导体元件及其制造方法-CN201710811002.2有效
发明人：李荣原;陆俊岑;陈冠宏 -专利权人：联华电子股份有限公司
申请日： 2017-09-11 - 公布日： 2022-05-24 - 主分类号： H01L29/417 文献下载
摘要：本发明公开一种半导体元件及其制造方法。所述半导体元件包括基底、半导体纳米线、栅极结构、第一金属纳米线以及第二金属纳米线。半导体纳米线垂直配置于基底上。栅极结构环绕半导体纳米线的中间部分。第一金属纳米线位于半导体纳米线的一侧，且与半导体纳米线的下部部分电连接。第二金属纳米线位于半导体纳米线的另一侧，且与栅极结构电连接。
半导体元件及其制造方法

[发明专利]双层隔离半导体纳米线MOSFET-CN201210050781.6有效
发明人：黄晓橹 -专利权人：上海华力微电子有限公司
申请日： 2012-02-28 - 公布日： 2012-07-11 - 主分类号： H01L29/78 文献下载
摘要：一种双层隔离半导体纳米线MOSFET，包括：半导体衬底；第一半导体纳米线MOSFET，进一步包括第一半导体纳米线和第一栅氧化层；第二半导体纳米线MOSFET，进一步包括第二半导体纳米线和第二栅氧化层；隔离介质层，设置在所述第一半导体纳米线MOSFET与所述第二半导体纳米线MOSFET之间；埋氧层，设置在所述第一半导体纳米线MOSFET与所述半导体衬底之间。本发明中的第一半导体纳米线MOSFET与第二半导体纳米线MOSFET通过隔离介质层间隔，可独立的进行工艺调试，且器件集成度高。同时本发明中第一半导体纳米线MOSFET和第二半导体纳米线MOSFET采用不同类型的场效应晶体管改善了电学性能。
双层隔离半导体纳米 mosfet

[发明专利]双层隔离三维阵列式半导体纳米线MOSFET-CN201210048768.7有效
发明人：黄晓橹 -专利权人：上海华力微电子有限公司
申请日： 2012-02-28 - 公布日： 2012-07-04 - 主分类号： H01L27/092 文献下载
摘要：一种双层隔离三维阵列式半导体纳米线MOSFET，包括：半导体衬底；第一半导体纳米线MOSFET，进一步包括第一半导体纳米线阵列以及第一栅氧化层；第二半导体纳米线MOSFET，进一步包括第二半导体纳米线阵列以及第二栅氧化层；隔离介质层，设置在所述第一半导体纳米线MOSFET与所述第二半导体纳米线MOSFET之间；埋氧层，设置在所述第一半导体纳米线MOSFET与所述半导体衬底之间。本发明双层隔离三维阵列式半导体纳米线MOSFET的第一半导体纳米线MOSFET与第二半导体纳米线MOSFET通过隔离介质层间隔，可以完全独立的进行工艺调试，且器件集成度高。同时，本发明采用第一半导体纳米线MOSFET和第二半导体纳米线MOSFET均具有三维阵列式的半导体纳米线的结构设计进一步改善场效应晶体管的电学性能，并适用于前沿纳米器件技术领域。
双层隔离三维阵列半导体纳米 mosfet

[发明专利]半导体纳米线的凹槽式接触-CN201380073253.5在审
发明人： I.阿贝里;M.芒努松;D.阿索利;L.I.萨米尔森;J.奥尔松 -专利权人：索尔伏打电流公司
申请日： 2013-12-06 - 公布日： 2015-10-21 - 主分类号： H01L31/0224 文献下载
摘要：一种半导体纳米线器件，包括：至少一根半导体纳米线，其具有底面和顶面；绝缘材料，其包围所述半导体纳米线；以及电极，其欧姆接触所述半导体纳米线的顶面。所述电极与所述半导体纳米线的半导体材料的接触由与所述半导体纳米线的顶面的接触占主导。
半导体纳米凹槽接触

[发明专利]双层隔离纵向堆叠式半导体纳米线MOSFET-CN201210050780.1有效
发明人：黄晓橹 -专利权人：上海华力微电子有限公司
申请日： 2012-02-28 - 公布日： 2012-07-11 - 主分类号： H01L29/78 文献下载
摘要：一种双层隔离纵向堆叠式半导体纳米线MOSFET，包括：半导体衬底；第一半导体纳米线MOSFET，进一步包括第一半导体纳米线组以及第一栅氧化层；第二半导体纳米线MOSFET，进一步包括第二半导体纳米线组以及第二栅氧化层；隔离介质层，设置在所述第一半导体纳米线MOSFET与所述第二半导体纳米线MOSFET之间；埋氧层，设置在所述第一半导体纳米线MOSFET与所述半导体衬底之间。本发明采用第一半导体纳米线MOSFET具有纵向堆叠式第一半导体纳米线组和第二半导体纳米线MOSFET具有纵向堆叠式第二半导体纳米线组的结构设计可以完全独立的进行工艺调试，且器件集成度高。同时改善场效应晶体管的电学性能，成倍的增大了器件电流驱动能力，并适用于前沿纳米器件技术领域。
双层隔离纵向堆叠半导体纳米 mosfet

[发明专利]超长半导体纳米线结构及其制备方法-CN201110064599.1无效
发明人：吴东平;张世理;朱志炜;张卫 -专利权人：复旦大学
申请日： 2011-03-17 - 公布日： 2011-08-31 - 主分类号： H01L29/06 文献下载
摘要：本发明公开了一种超长半导体纳米线结构，所述超长半导体纳米线结构的宽度间隔地加宽，从而可防止所述超长半导体纳米线结构断裂；同时，本发明还公开了一种超长半导体纳米线结构的制备方法，该方法通过光刻及刻蚀，形成宽度间隔加宽的超长半导体纳米线结构，由于所述超长半导体纳米线结构的宽度间隔地加宽，从而可防止在刻蚀过程中造成所述超长半导体纳米线结构断裂，有利于形成超长超细的半导体纳米线结构。
超长半导体纳米结构及其制备方法

[发明专利]热电元件和包括热电元件的半导体装置-CN201510440995.8有效
发明人：金光镐;梁峻赫;高亨宗;金世基;朴浩辰;安世罗 -专利权人：三星电子株式会社
申请日： 2015-07-24 - 公布日： 2019-05-31 - 主分类号： H01L35/00 文献下载
摘要：提供了热电元件和包括热电元件的半导体装置。热电元件提供如下。第一半导体鳍结构和第二半导体鳍结构设置在半导体基底上。每个半导体鳍结构沿第一方向延伸，从半导体基底突出。第一半导体纳米线和第二半导体纳米线分别设置在第一半导体鳍结构和第二半导体鳍结构上。第一半导体纳米线包括第一杂质。第二半导体纳米线包括与第一杂质不同的第二杂质。第一电极连接到第一半导体纳米线的第一端和第二半导体纳米线的第一端。第二电极连接到第一半导体纳米线的第二端。第三电极连接到第二半导体纳米线的第二端。
热电元件包括半导体装置

[发明专利]有刻面的半导体纳米线-CN201410092534.1有效
发明人：程慷果;李俊涛;章贞;朱煜 -专利权人：国际商业机器公司
申请日： 2014-03-13 - 公布日： 2018-07-17 - 主分类号： H01L29/78 文献下载
摘要：本发明涉及有刻面的半导体纳米线。在半导体鳍上进行半导体材料的选择性外延以形成半导体纳米线。半导体纳米线的表面包括非水平且非垂直的刻面。可以在所述半导体纳米线之上形成栅电极，以使得有刻面的表面可以用作沟道表面。有刻面的半导体纳米线的外延沉积部分可以向沟道施加应力。此外，在有刻面的半导体纳米线上形成栅电极之前，可以添加另外的半导体材料以形成所述有刻面的半导体纳米线的外壳。半导体纳米线的有刻面的表面提供了良好限定的载荷子输运特性，该载荷子输运特性可以有利地用于提供具有受到良好控制的器件特性的半导体器件。
半导体纳米线半导体材料输运特性载荷子栅电极半导体器件选择性外延半导体鳍沟道表面器件特性外延沉积非垂直非水平沟道刻面施加

[发明专利]具有包含不同材料取向或组成的纳米线或半导体主体的共衬底半导体器件-CN201710011200.0有效
发明人： A·卡佩拉尼;P·G·托尔钦斯基;K·J·库恩;G·A·格拉斯;V·H·勒 -专利权人：英特尔公司
申请日： 2011-12-23 - 公布日： 2020-08-21 - 主分类号： H01L27/02 文献下载
摘要：描述了具有纳米线或半导体主体的共衬底半导体器件和用于形成这种共衬底器件的方法，其中所述纳米线或半导体主体具有不同材料取向或组成。例如，半导体结构包括具有设置于结晶衬底之上的第一纳米线或半导体主体的第一半导体器件。所述第一纳米线或半导体主体由具有第一全局晶体取向的半导体材料组成。所述半导体结构还包括具有设置于所述结晶衬底之上的第二纳米线或半导体主体的第二半导体器件。所述第二纳米线或半导体主体由具有不同于所述第一全局取向的第二全局晶体取向的半导体材料组成。所述第二纳米线或半导体主体通过设置于所述第二纳米线或半导体主体与所述结晶衬底之间的隔离基座与所述结晶衬底隔离。
具有包含不同材料取向组成纳米半导体主体衬底半导体器件

[发明专利]具有包含不同材料取向或组成的纳米线或半导体主体的共衬底半导体器件-CN201180075728.5有效
发明人： A·卡佩拉尼;P·G·托尔钦斯基;K·J·库恩;G·A·格拉斯;V·H·勒 -专利权人：英特尔公司
申请日： 2011-12-23 - 公布日： 2014-08-20 - 主分类号： H01L21/336 文献下载
摘要：描述了具有纳米线或半导体主体的共衬底半导体器件和用于形成这种共衬底器件的方法，其中所述纳米线或半导体主体具有不同材料取向或组成。例如，半导体结构包括具有设置于结晶衬底之上的第一纳米线或半导体主体的第一半导体器件。所述第一纳米线或半导体主体由具有第一全局晶体取向的半导体材料组成。所述半导体结构还包括具有设置于所述结晶衬底之上的第二纳米线或半导体主体的第二半导体器件。所述第二纳米线或半导体主体由具有不同于所述第一全局取向的第二全局晶体取向的半导体材料组成。所述第二纳米线或半导体主体通过设置于所述第二纳米线或半导体主体与所述结晶衬底之间的隔离基座与所述结晶衬底隔离。
具有包含不同材料取向组成纳米半导体主体衬底半导体器件

[发明专利]一种窄禁带半导体/超导体异质结纳米线的制备方法-CN202010672178.6在审
发明人：潘东;刘磊;赵建华 -专利权人：中国科学院半导体研究所
申请日： 2020-07-13 - 公布日： 2020-10-13 - 主分类号： B82B3/00 文献下载
摘要：一种窄禁带半导体/超导体异质结纳米线的制备方法，包括：将衬底(10)放置于制备设备中，在衬底表面生长半导体纳米线(11)，以半导体纳米线(11)为内核，在半导体纳米线(11)的侧壁上原位外延生长窄禁带半导体纳米线壳层(12)，在窄禁带半导体纳米线壳层(12)表面原位外延生长超导体层(13)。该方法制备的窄禁带半导体/超导体异质结纳米线具有高的晶体质量，异质结界面可达原子级平整。
一种窄禁带半导体超导体异质结纳米制备方法

[发明专利]一种堆叠纳米线及其制造方法-CN201711406301.4在审
发明人：马雪丽;王晓磊;王文武 -专利权人：中国科学院微电子研究所
申请日： 2017-12-22 - 公布日： 2018-06-12 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种堆叠纳米线及其制造方法，包括：提供半导体衬底；在所述半导体衬底上制备堆叠纳米线；在所述堆叠纳米线上沉积半导体薄膜，其中，所述半导体衬底的第一半导体材料与所述半导体薄膜的第二半导体材料不相同；对所述堆叠纳米线进行氧化退火和去除生成的氧化物，促使所述半导体薄膜中的半导体原子扩散进入所述堆叠纳米线，形成目标纳米线。本发明提供的器件和方法，用以解决现有技术中在硅衬底上制备的硅纳米线存在的电子和空穴迁移率低的技术问题。实现了在半导体衬底上制备与衬底不同材料的纳米线的方法。
纳米线堆叠衬底半导体制备半导体材料半导体薄膜沉积半导体薄膜半导体原子空穴迁移率硅纳米线目标纳米氧化退火硅衬底氧化物去除制造扩散

[发明专利]一种无序排列的宽禁带半导体纳米线的同位素电池-CN201710849974.0在审
发明人：张子庚;张瑜桀;张核元;张镁元;任琤;任易 -专利权人：壹号元素（广州）科技有限公司
申请日： 2017-09-19 - 公布日： 2018-03-09 - 主分类号： G21H1/06 文献下载
摘要：本发明公开了一种无序排列的宽禁带半导体纳米线的同位素电池，包括衬底电极、顶部电极、宽禁带半导体纳米线层和同位素辐射源；所述宽禁带半导体纳米线层包含多个纳米线，所述纳米线的表面具有肖特基结或异质结，所述多个纳米线相互交错设于宽禁带半导体纳米线层内，所述宽禁带半导体纳米线层设于衬底电极与顶部电极之间，所述同位素辐射源设于宽禁带半导体纳米线层内和/或宽禁带半导体纳米线层和顶部电极之间。本发明所述无序排列的宽禁带半导体纳米线的同位素电池，使用的能量转换材料为半导体纳米线，最大限度地提高放射源衰变粒子的利用率，且通过并联或串联方式实现多组电池单元多层堆垛集成封装，可达到高的单位体积输出功率
一种无序排列宽禁带半导体纳米同位素电池

[发明专利]一种半导体结构及其形成方法-CN201010501694.9有效
发明人：梁擎擎;徐秋霞;钟汇才;朱慧珑 -专利权人：中国科学院微电子研究所
申请日： 2010-09-30 - 公布日： 2012-05-09 - 主分类号： H01L29/06 文献下载
摘要：一种半导体结构，所述半导体结构形成于第一半导体层上，所述半导体结构包括主纳米线、纳米线组和两个半导体基体；各所述半导体基体包括至少两个第二半导体层，各所述第二半导体层形成于绝缘层上，在各所述半导体基体之间，各所述第二半导体层及各所述绝缘层一一对应；所述纳米线组包括至少两个纳米线，所述主纳米线、各所述纳米线分立且均包含第三半导体层，所述第二半导体层与所述第一半导体层和/或所述第三半导体层材料不同；所述主纳米线与靠近所述第一半导体层的对应的所述第二半导体层相接；各所述纳米线与各对应的所述第二半导体层一一相接；各所述纳米线在所述第一半导体层上的投影重合。以及，一种半导体结构的形成方法。利于增加集成度。
一种半导体结构及其形成方法

[发明专利]一种CMOS纳米线及其制造方法-CN201711406267.0有效
发明人：马雪丽;王晓磊;王文武 -专利权人：中国科学院微电子研究所
申请日： 2017-12-22 - 公布日： 2020-06-23 - 主分类号： H01L21/8234 文献下载
摘要：本发明公开了一种CMOS堆叠纳米线的制造方法，包括：提供半导体衬底，包括N阱区和P阱区；在半导体衬底上制备堆叠纳米线，包括：N阱区的第一堆叠纳米线和P阱区的第二堆叠纳米线；在第一堆叠纳米线上沉积半导体薄膜，半导体衬底的第一半导体材料与半导体薄膜的第二半导体材料不相同；对第一堆叠纳米线进行氧化和退火，并且去除氧化物，促使半导体薄膜中的半导体原子扩散进入第一堆叠纳米线，形成目标第一纳米线；在第二堆叠纳米线和目标第一纳米线上沉积栅电极材料用以解决现有技术中在硅衬底上制备的CMOS纳米线中PMOS空穴迁移率低，N管和P管不对称的技术问题。实现了在半导体衬底上制备与衬底不同材料纳米线的方法。
一种 cmos 纳米及其制造方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条