“写访问”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果119387个，建议您升级VIP下载更多相关专利

[发明专利]具有非易失性可写数据存储器的电子设备-CN200580023630.X有效
发明人：迈克尔·菲利普斯 -专利权人：恩德莱斯和豪瑟尔两合公司
申请日： 2005-06-14 - 公布日： 2007-10-10 - 主分类号： G11C16/34 文献下载
摘要：根据本发明的电子设备包括：微处理器；非易失性可写数据存储器，其可被写入写访问的预定最大写访问次数MSZ；其特征在于，该设备包括记录写访问的计数器，并且微处理器依赖于写访问次数的发展以及根据需要依赖于最大写访问次数
具有非易失性可写数据存储器电子设备

[发明专利]一种实现VLAN网桥桥接技术的方法-CN201210423063.9有效
发明人：鲁鹏;杨彦波;黄元波;刘林 -专利权人：烽火通信科技股份有限公司
申请日： 2012-10-29 - 公布日： 2013-02-13 - 主分类号： H04L12/46 文献下载
摘要：一种实现VLAN网桥桥接技术的方法，涉及VLAN网桥桥接技术领域，包括步骤：S1.VLAN网桥接收报文，获取源MAC地址、目的MAC地址和VLAN ID；S2.CPU通过地址学习操作读访问FDB；S3.判断地址老化操作或CPU是否存在对FDB的写访问请求，若是，进入S4；若否，进入S6；S4.根据上次地址老化或CPU写访问，决定是否更新条目内容；S5.地址老化操作或CPU写访问FDB，清除写访问请求指示，进入S7；S6.地址老化操作或CPU读访问FDB，产生写访问条目内容；S7.二层查找，读访问FDB；S8.地址学习操作，写访问过FDB。
一种实现 vlan 网桥桥接技术方法

[发明专利]用于内存访问的集成电路、处理方法、电子设备和介质-CN202310079654.7在审
发明人：沈君成;李世贤;张杰;李建军;余洪敏 -专利权人：地平线(上海)人工智能技术有限公司
申请日： 2023-01-17 - 公布日： 2023-05-16 - 主分类号： G06F12/14 文献下载
摘要：本公开实施例公开了一种用于内存访问的集成电路、处理方法、电子设备和介质，其中，集成电路包括：第一位宽转换模块，用于将处理器的第一写访问信号转换为包括两份原待写数据的第二写访问信号；第一内存控制模块，用于将第二写访问信号中的目标待写数据转换为满足内存物理层接口所支持的第一协议的至少一组第一待写数据，确定对应的一组第三写访问信号，每组第一待写数据包括分别来自两份原待写数据的两份相同的第一待写数据；内存物理层接口，用于将每组第三写访问信号转换为满足内存协议的两路第四写访问信号，并将各第四写访问信号传输至其对应的内存模块
用于内存访问集成电路处理方法电子设备介质

[发明专利]对数据源的访问控制方法-CN201710153305.X有效
发明人：邝耀华 -专利权人：湖北盛天网络技术股份有限公司
申请日： 2017-03-15 - 公布日： 2019-12-13 - 主分类号： G06F12/0897 文献下载
摘要：本发明公开了一种对数据源的访问控制方法。基于本发明，通过堆栈式缓存架构中的临时缓存层与预读缓存层和回写缓存层配合实现的淘汰机制，能够针对被数据源读写访问发起方反复连续访问的数据更快速地做出响应。并且，对于数据源读写访问发起方和数据源层异地部署的情况，堆栈式存储架构中的缓存资源可以全部或部分地设置于数据源读写访问发起方的本地存储介质中，使被数据源读写访问发起方反复连续访问的数据能够保留在本地缓存资源中，因而能够将原本需要对数据源层实施的较慢的远程访问转换为对缓存资源的较快的本地访问。从而，提升数据源读写访问发起方的数据访问性能。
数据源访问控制方法

[发明专利]同步动态存储器的读写方法和读写装置-CN200710142050.3有效
发明人：周炼 -专利权人：中兴通讯股份有限公司
申请日： 2007-08-20 - 公布日： 2008-03-12 - 主分类号： G11C11/409 文献下载
摘要：本发明提供了一种同步动态存储器的读写方法，其包括：步骤S102，缓存发送到同步动态存储器中的当前读写访问的请求和读写访问的地址；以及步骤S104，判断上一读写访问请求的状态，根据当前读写访问和判断结果进行相应的读写处理
同步动态存储器读写方法装置

[发明专利]一种efuse读写访问控制电路及其SoC系统-CN202211444895.9在审
发明人：王亚军;毕立强;赵达;周昱;张荣 -专利权人：中电科申泰信息科技有限公司
申请日： 2022-11-18 - 公布日： 2023-05-02 - 主分类号： G06F3/06 文献下载
摘要：本发明涉及SoC技术领域，特别涉及一种efuse读写访问控制电路及其SoC系统，包含：权限检查模块：对所有对本电路的读写访问进行解析，判断访问源的读写权限；脉冲参数配置模块：用于设定脉冲宽度、脉冲间隔；状态控制模块：收到所述权限检查模块的合法读写访问，加载所述脉冲参数配置模块中设定的所述脉冲宽度、所述脉冲间隔，完成跳转；脉冲生成模块。本发明提供的efuse读写访问控制电路，对efuse的读写访问可以调整脉冲时序，同时可以对efuse的内容进行保护。
一种 efuse 读写访问控制电路及其 soc 系统

[发明专利]阵列访问方法、装置、存储设备及机器可读存储介质-CN202011025552.X有效
发明人：陈武雄 -专利权人：杭州宏杉科技股份有限公司
申请日： 2020-09-25 - 公布日： 2022-05-17 - 主分类号： G06F3/06 文献下载
摘要：本申请提供一种阵列访问方法、装置、存储设备及机器可读存储介质。在本申请中，一方面，在RAID阵列中的磁盘出现异常时，可以及时停止对异常磁盘的读写访问，避免了对异常磁盘执行异常恢复处理时对阵列读写访问产生影响导致的对RAID读写访问性能大幅度下降的问题。另一方面，减少了异常磁盘恢复正常后RAID阵列恢复正常需要处理的数据量以及对RAID阵列读写访问性能的影响，从而既保证了RAID阵列读写访问性能的稳定，又减少了异常磁盘恢复正常后的RAID阵列恢复处理的开销
阵列访问方法装置存储设备机器可读介质

[发明专利]管理访问历史、存储单元和信息处理装置的方法、装置和程序-CN200610139965.4有效
发明人：小原诚 -专利权人：株式会社东芝;东芝解决方案株式会社
申请日： 2006-09-28 - 公布日： 2007-04-04 - 主分类号： G06F12/00 文献下载
摘要：一种根据所述实施例的用于管理访问历史的方法，其包括下列步骤：当发生写访问时，将包括写访问的写时刻和写地址的写命令以及写有效负荷存储在写访问历史存储单元中，当发生对目标存储单元的读访问时，将包括读访问的读时刻和读地址的读命令存储在读访问历史存储单元中；以及，当发生读访问获得请求时，从读访问历史存储单元中提取关于包含于读访问获得请求中的请求时刻的读命令，从写访问历史的添加部件中提取与请求时刻之前最近的写时刻以及包含于所提取读命令中的读地址相关联的写有效负荷，并且输出从所提取读命令和所提取写有效负荷中产生的读访问信息。
管理访问历史存储单元信息处理装置方法程序

[发明专利]寄存器突发访问的建模方法-CN202210659715.2在审
发明人：马骁 -专利权人：杭州云合智网技术有限公司
申请日： 2022-06-13 - 公布日： 2022-09-20 - 主分类号： G06F30/3308 文献下载
摘要：本发明公开了一种寄存器突发访问的建模方法，搭建UVM验证环境；创建寄存器突发读写访问的扩展对象，用于指定寄存器突发读写访问的相关信息；在寄存器适配器中对寄存器突发访问事务类型进行解码；将reg2bus方法转换生成的寄存器访问事务请求数据驱动到寄存器总线上；在寄存器总线监测器中对寄存器总线进行监测，将寄存器访问事务请求数据拆分转换为多次单个寄存器的读写访问，并逐一广播给预测器；在寄存器访问序列里声明例化并配置扩展对象的数据类型，并调用write方法和read方法对寄存器进行突发读写访问。本发明解决了现有技术中不支持对寄存器的突发读写访问行为功能的建模的问题，提高了寄存器读写、仿真效率，以及验证开发人员的验证效率。
寄存器突发访问建模方法

[发明专利]一种高可靠静态存储单元及其应用方法-CN201110031854.2有效
发明人：谢成民;王忠芳;王云鹏;吴龙胜;刘佑宝 -专利权人：中国航天科技集团公司第九研究院第七七一研究所
申请日： 2011-01-28 - 公布日： 2011-08-24 - 主分类号： G11C11/412 文献下载
摘要：本发明公开了一种高可靠静态存储单元及其应用方法，包括第一上拉晶体管PU-1、第二上拉晶体管PU-2、第一下拉晶体管PD-1、第二下拉晶体管PD-2、第一读访问晶体管RPG-1、第二读访问晶体管RPG-2、第一写访问晶体管WPG-1和第二写访问晶体管WPG-2；其中第一读访问晶体管RPG-1和第二读访问晶体管RPG-2的栅极接在读访问控制信号RD上，第一写访问晶体管WPG-1和第二写访问晶体管WPG-2接在写访问控制信号WR上。
一种可靠静态存储单元及其应用方法

[发明专利]内存控制器和芯片-CN202211268788.5在审
发明人：宋超 -专利权人：爱芯元智半导体（上海）有限公司
申请日： 2022-10-17 - 公布日： 2023-03-24 - 主分类号： G06F13/16 文献下载
摘要：本发明提出一种内存控制器和芯片，所述内存控制器，包括：配置接口，用于输入控制信号；数据分配模块，用于接收读或写访问信号和所述控制信号，并根据所述控制信号，确定所述读或写访问信号所需使用的传输通道；数据选择模块，用于将通过使用确定的传输通道所传输的所述读或写访问信号，投递到相应的内存上。由此，该内存控制器通过配置接口所输入的控制信号确定读或写访问信号所需使用的传输通道是单通道还是双通道，并通过所需使用的传输通道对相应的内存进行访问，从而兼容了双通道访问内存和单通道访问内存，这样有利于芯片产品形态的灵活性
内存控制器芯片

[发明专利]使用C语言对UVM环境中寄存器的读写访问方法-CN202210418237.6在审
发明人：马骁 -专利权人：杭州云合智网技术有限公司
申请日： 2022-04-21 - 公布日： 2022-08-02 - 主分类号： G06F9/30 文献下载
摘要：本发明公开了一种使用C语言对UVM环境中寄存器的读写访问方法，包含如下子步骤：搭建UVM验证环境与C语言环境；在UVM环境下封装好供C语言环境下调用的寄存器访问的接口方法，并包含封装到package可重用包文件中去；在C语言环境中创建第一访问方法，用于调用上述若干个接口方法；在C语言环境中编写控制程序，用于调用第一访问方法来对目标寄存器进行读写访问；在UVM验证环境中启动所述控制程序从而最终完成对目标寄存器的读写访问本发明解决了现有技术不支持直接使用C语言来对DUT的寄存器进行读写访问的问题。
使用语言 uvm 环境寄存器读写访问方法

[发明专利]多阶段可重写区块链-CN201811015474.8有效
发明人： G·艾特内塞;M·T·齐亚拉蒙特;D·特瑞特 -专利权人：埃森哲环球解决方案有限公司;GSC塞克里皮特有限责任公司
申请日： 2018-08-31 - 公布日： 2021-12-28 - 主分类号： H04L29/06 文献下载
摘要：在重写禁止阶段期间，至少一个在重写许可阶段期间具有重写访问的可信方可以撤销重写访问。在一些实施方式中，可以通过控制对用于区块链的密钥秘密的访问来实现重写访问。在一些情况下，可以通过删除密钥秘密或通过改变针对特定设备的访问许可来改变对密钥秘密的访问。
阶段重写区块

[发明专利]一种内存访问仲裁装置和方法-CN200610145941.X无效
发明人：李晓强 -专利权人：北京中星微电子有限公司
申请日： 2006-11-28 - 公布日： 2007-04-25 - 主分类号： G06F13/18 文献下载
摘要：本发明公开了一种内存访问仲裁装置，包括：内存访问仲裁模块、访问打断控制模块和内存接口控制模块。本发明还公开了一种内存访问仲裁方法，包括如下步骤：A、硬件模块通过总线接口提交带有优先级信息的读/写访问请求；B、根据所述优先级信息以及优先级表，判断是否允许所述读/写访问请求访问内存，若是执行步骤C，否则使所述总线接口处于等待状态并转至步骤A；C、根据所述读/写访问请求对内存进行相应的读/写操作。本发明方案可以使具有较高优先级的任务及时访问内存，提高硬件模块的响应速度。
一种内存访问仲裁装置方法

[发明专利]一种指令间数据依赖的检测方法和装置-CN201610931621.0有效
发明人：刘宏远;王卓立;林擎天;林焕鑫;张滨;马军超 -专利权人：华为技术有限公司
申请日： 2016-10-31 - 公布日： 2021-09-07 - 主分类号： G06F9/38 文献下载
摘要：该方法包括：当有检测线程在对变量进行访问操作时,检测是否存在对该变量的历史访问操作，若不存在对变量的历史访问操作，则记录本次访问操作的线程编号，否则，如果本次访问操作为写操作，比较历史访问操作的线程编号与本次访问操作的线程编号，若本次访问操作的线程编号小于历史访问操作的线程编号，则表明待检测指令存在数据依赖，终止检测，如果本次访问操作为读操作且历史访问操作中包含历史写访问操作,比较历史写访问操作的线程编号与本次访问操作的线程编号,若本次访问操作的线程编号小于历史写访问操作的线程编号,则表明待检测指令存在数据依赖,终止检测。
一种指令数据依赖检测方法装置

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条