专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果2371192个,建议您升级VIP下载更多相关专利
  • [发明专利]多晶硅电阻结构及其制备方法-CN201910119045.3有效
  • 汪广羊 - 无锡华润上华科技有限公司
  • 2019-02-18 - 2022-05-06 - H01L23/64
  • 本发明涉及一种多晶硅电阻结构及其制备方法,该多晶硅电阻结构包括:P半导体基底;N阱区,形成于P半导体基底上;隔离层,形成于N阱区上;多晶硅层,形成于隔离层上;金属互连结构,分别与多晶硅层和N阱区连接以使多晶硅层和N阱区连接。通过在P半导体基底上形成N阱区,P半导体基底和N阱区形成二极管结构,通过金属互连结构将多晶硅层与N阱区连接,对多晶硅层进行保护,且由于二极管结构形成于多晶硅层的正下方,在增加静电保护结构的同时,不会增加多晶硅电阻结构所占面积。
  • 多晶电阻结构及其制备方法
  • [发明专利]降低N掺杂和非掺杂多晶硅栅极刻蚀后形貌差异的方法-CN201210163138.4有效
  • 唐在峰 - 上海华力微电子有限公司
  • 2012-05-22 - 2012-10-03 - H01L21/28
  • 本发明提供降低N掺杂和非掺杂多晶硅栅极刻蚀后形貌差异的方法,包括以下顺序步骤:在具有N掺杂多晶硅和非掺杂多晶硅的衬底板上沉积一层硬掩膜层,分别形成N掺杂多晶硅硬掩膜层和非掺杂多晶硅硬掩膜层,对非掺杂多晶硅硬掩膜层进行刻蚀使得其厚度小于N掺杂多晶硅硬掩膜层。在不同厚度的N掺杂多晶硅硬掩膜层和非掺杂多晶硅硬掩膜层上沉积一防反射层,对整个器件进行预设定图案进行刻蚀,刻蚀至露出N掺杂多晶硅为止。去除刻蚀过程留下在器件表面的残留物,后对器件进行刻蚀分别形成N掺杂多晶硅栅极和非掺杂多晶硅栅极。
  • 降低掺杂多晶栅极刻蚀形貌差异方法
  • [发明专利]一种包含吊舱体的艉部线的放样方法-CN202111257780.4有效
  • 曾凡强;黄深华;黄红松 - 中船黄埔文冲船舶有限公司
  • 2021-10-27 - 2022-11-29 - B63B73/00
  • 本发明属于船体型线放样光顺技术领域,公开一种包含吊舱体的艉部线的放样方法,包括步骤:根据原始船体型线图,得到光顺艉部线图;根据原始吊舱体设计模块,得到理论吊舱体型线;将理论吊舱体型线覆盖到光顺艉部线图中,得到空间线,再光顺处理得到边界线;根据边界线和理论吊舱体型线得到剪切吊舱体型线,再光顺处理得到光顺吊舱体型线;根据边界线和光顺艉部线得到不含吊舱体的艉部线;将光顺吊舱体型线和不含吊舱体的艉部线拼接,得到包含吊舱体的艉部线图。将艉部线和吊舱体型线分别定义数据库进行光顺处理,从而都能采用船舶设计软件进行,通过确定边界线来提高吊舱体型线的放样效率。
  • 一种包含吊舱假体艉部型线方法
  • [发明专利]CMOS工艺中多晶硅电阻的制造方法-CN201510315138.5有效
  • 王乐平 - 上海华虹宏力半导体制造有限公司
  • 2015-06-10 - 2018-08-21 - H01L21/02
  • 本发明公开了一种CMOS工艺中多晶硅电阻的制造方法,包括如下步骤:依次形成栅介质层和多晶硅层;进行光刻刻蚀同时形成多晶硅栅和多晶硅电阻;定义出N源漏注入的注入区域,该区域同时包括多晶硅电阻的形成区域;进行N源漏注入,该N源漏注入同时将N杂质注入到多晶硅电阻中;定义出P源漏注入的注入区域,该区域同时包括多晶硅电阻的形成区域;进行P源漏注入,该P源漏注入同时将P杂质注入到多晶硅电阻中;进行快速热退火实现杂质激活
  • cmos工艺多晶电阻制造方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top