“上拉晶体管”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果15255387个，建议您升级VIP下载更多相关专利

[发明专利]用于减小芯片面积的半导体器件结构及其制备方法-CN200710307073.5无效
发明人：李勇勤 -专利权人：东部高科股份有限公司
申请日： 2007-12-27 - 公布日： 2008-07-02 - 主分类号： H01L27/11 文献下载
摘要：本发明公开了一种通过改变上拉晶体管和下列晶体管的连接结构来减小芯片面积的用于制备半导体器件的方法。该半导体器件可以包括含第一下拉晶体管、第一上拉晶体管、第二上拉晶体管和第二下拉晶体管的上拉和下拉晶体管，顺序串联布置的该第一下拉晶体管、第一上拉晶体管、第二上拉晶体管和第二下拉晶体管在SRAM上形成，以及在该各个上拉晶体管和下拉晶体管之上形成的线式触点和金属线路为了将包含第一下拉晶体管和第一上拉晶体管的反相器连接到相对反相器，通过金属线路将在第一下拉晶体管和第一上拉晶体管之上形成的线式触点彼此连接，而为了将包含第二上拉晶体管和第二下拉晶体管的反相器连接到相对反相器，通过金属线路将在第二上拉晶体管和第二下拉晶体管之上形成的线式触点彼此连接。
用于减小芯片面积半导体器件结构及其制备方法

[发明专利]用于三态内容可寻址存储器(TCAM)的静态NAND单元-CN201380068595.8有效
发明人： E·特泽格鲁;N·德塞;R·瓦蒂孔达;C·郑;S·S·尹 -专利权人：高通股份有限公司
申请日： 2013-12-20 - 公布日： 2019-04-19 - 主分类号： G11C15/04 文献下载
摘要：键单元耦合到第一下拉晶体管和第一上拉晶体管。掩码单元耦合到第二下拉晶体管和第二上拉晶体管。第一下拉晶体管和第二下拉晶体管并联连接，而第一上拉晶体管和第二上拉晶体管串联连接。匹配线输出也耦合到第一下拉晶体管和第二下拉晶体管并且进一步耦合到第一上拉晶体管和第二上拉晶体管。
用于三态内容寻址存储器 tcam 静态 nand 单元

[发明专利]SRAM单元及包括SRAM单元的存储器和电子设备-CN201910902431.X有效
发明人：朱慧珑 -专利权人：中国科学院微电子研究所
申请日： 2019-09-23 - 公布日： 2022-03-18 - 主分类号： H01L27/11 文献下载
摘要：根据实施例，SRAM单元可以包括衬底上分两层设置的第一上拉晶体管、第二上拉晶体管、第一下拉晶体管、第二下拉晶体管、第一通过门晶体管和第二通过门晶体管。各晶体管均可以是竖直型晶体管。第一上拉晶体管和第二上拉晶体管可以设置在第一层上，而第一下拉晶体管、第二下拉晶体管、第一通过门晶体管和第二通过门晶体管可以设置与第一层处于不同高度的第二层上。第一上拉晶体管和第二上拉晶体管所在的区域与第一下拉晶体管、第二下拉晶体管、第一通过门晶体管和第二通过门晶体管所在的区域在相对于衬底的上表面的竖直方向上可以至少部分地交迭。
sram 单元包括存储器电子设备

[发明专利]静态随机存取存储单元及其制造方法-CN201010116748.X有效
发明人：杨列勇;张峰铭;杨昌达;王屏薇 -专利权人：台湾积体电路制造股份有限公司
申请日： 2010-02-09 - 公布日： 2010-09-22 - 主分类号： H01L27/11 文献下载
摘要：本发明公开了一种静态随机存取存储单元及其制造方法，该单元包括：第一下拉晶体管；第一上拉晶体管；第一通道栅晶体管；第二下拉晶体管；第二上拉晶体管；第二通道栅晶体管、第一直线单元内连接物与第二直线单元内连接物晶体管的有源区设置于基板内且有源区相互平行。第一直线单元内连接物电性耦接第一下拉晶体管、第一上拉晶体管及第一通道栅晶体管的有源区与第二下拉晶体管以及第二上拉晶体管的栅极。第二直线单元内连接物电性耦接第二下拉晶体管、第二上拉晶体管及第二通道栅晶体管的有源区及第一下拉晶体管与第一上拉晶体管的栅极。本发明可省去金属膜层的设置、改善NMOS晶体管、个别地掺杂与调整晶体管以及简化制造工艺。
静态随机存取存储单元及其制造方法

[发明专利]锁存电路-CN201910840794.5在审
发明人：申晧荣 -专利权人：三星电子株式会社
申请日： 2019-09-05 - 公布日： 2020-04-17 - 主分类号： H03K19/094 文献下载
摘要：一种锁存电路包括：第一反相器，具有第一上拉晶体管和第一下拉晶体管，第一上拉晶体管连接在第一电源节点与第一输出节点之间，第一下拉晶体管连接第二电源节点与第一输出节点之间；第二反相器，具有第二上拉晶体管和第二下拉晶体管，第二上拉晶体管连接在所述第一电源节点与第二输出节点之间，第二下拉晶体管连接在所述第二电源节点与第二输出节点之间；第一电流控制晶体管，连接在所述第一上拉晶体管与所述第一输出节点之间；第二电流控制晶体管，连接在第二上拉晶体管与所述第二输出节点之间；第三电流控制晶体管，连接在所述第一下拉晶体管与所述第一输出节点之间；以及第四电流控制晶体管，连接在第二下拉晶体管与第二输出节点之间。
电路

[发明专利]存储单元-CN201210060388.5有效
发明人：廖忠志 -专利权人：台湾积体电路制造股份有限公司
申请日： 2012-03-08 - 公布日： 2013-06-19 - 主分类号： G11C11/412 文献下载
摘要：一个实施例是一种存储单元，包括第一上拉晶体管和第二上拉晶体管、第一下拉晶体管和第二下拉晶体管、第一传输门晶体管和第二传输门晶体管以及第一隔离晶体管和第二隔离晶体管。该第一上拉晶体管和第一下拉晶体管的漏极在第一节点电连接在一起。该第二上拉晶体管和第二下拉晶体管的漏极在第二节点电连接在一起。该第二上拉晶体管和第二下拉晶体管的栅极电连接至该第一节点，并且该第一上拉晶体管和第一下拉晶体管的栅极电连接至该第二节点。该第一传输门晶体管和第二传输门晶体管分别电连接至该第一和第二节点。该第一隔离晶体管和第二隔离晶体管分别电连接至该第一和第二节点。
存储单元

[发明专利]具有垂直全环栅MOSFET的SRAM单元-CN201410808090.7有效
发明人：廖忠志 -专利权人：台湾积体电路制造股份有限公司
申请日： 2014-12-22 - 公布日： 2018-09-11 - 主分类号： G11C11/417 文献下载
摘要：本发明提供了一种静态随机存取存储器(SRAM)单元，包括：第一上拉晶体管和第二上拉晶体管；与第一上拉晶体管和第二上拉晶体管形成交叉锁存的反相器的第一下拉晶体管和第二下拉晶体管；以及第一传输门晶体管和第二传输门晶体管第一上拉晶体管和第二上拉晶体管、第一下拉晶体管和第二下拉晶体管、以及第一传输门晶体管和第二传输门晶体管中的每个均包括作为第一源极/漏极区的底板、位于底板上方的沟道和作为第二源极/漏极区的顶板。第一隔离有源区位于SRAM单元中，并且用作第一下拉晶体管的底板和第一传输门晶体管的底板。第二隔离有源区位于SRAM单元中，并且用作第二下拉晶体管的底板和第二传输门晶体管的底板。
具有垂直全环栅 mosfet sram 单元

[发明专利]一种双端口SRAM器件及其制作方法、电子装置-CN201710558125.X有效
发明人：廖淼 -专利权人：中芯国际集成电路制造（北京）有限公司;中芯国际集成电路制造（上海）有限公司
申请日： 2017-07-10 - 公布日： 2020-10-16 - 主分类号： H01L27/11 文献下载
摘要：本发明提供一种双端口SRAM器件及其制作方法、电子装置，该双端口SRAM器件包括：第一反相器和第二反相器；所述第一反相器包括第一上拉晶体管和第一下拉晶体管，所述第一上拉晶体管和所述第一下拉晶体管的栅极彼此连接并形成h形结构；所述第二反相器包括第二上拉晶体管和第二下拉晶体管，所述第二上拉晶体管和所述第二下拉晶体管的栅极彼此连接并形成h形结构。该双端口SRAM器件增加了上拉晶体管和下拉晶体管之间的距离，降低了上拉晶体管和下拉晶体管之间的相互作用，以及降低了制作工艺的难度。该制作方法和电子装置具有类似的优点。
一种端口 sram 器件及其制作方法电子装置

[发明专利]一种用于监控SRAM存储阵列中上拉晶体管的测试结构及测试方法-CN201410243329.0有效
发明人：王楠;王媛;李煜;王颖倩 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2014-06-03 - 公布日： 2018-05-04 - 主分类号： H01L23/544 文献下载
摘要：本发明提供一种用于监控SRAM存储阵列中上拉晶体管的测试结构，包括长链式上拉晶体管组，所述长链式上拉晶体管组由位于所述长链式上拉晶体管组第一侧的多个上拉晶体管和位于与所述第一侧相对的第二侧的多个上拉晶体管组成，其中，位于同一侧的上拉晶体管并联，位于不同侧的上拉晶体管的源极和栅极顺序电连接，还包括第一焊盘、第二焊盘、第三焊盘和第四焊盘，所述第一焊盘与所述第一侧的多个上拉晶体管的漏极电连接；所述第二焊盘与所述第一侧的多个上拉晶体管的源极电连接；所述第三焊盘与所述第二侧的多个上拉晶体管的源极电连接；所述第四焊盘与所述第二侧的多个上拉晶体管的漏极电连接。通过本发明的测试结构，有效监控上拉晶体管的电性能。
一种用于监控 sram 存储阵列中上晶体管测试结构方法

[发明专利]一种低功耗输出缓冲器电路-CN202010380201.4在审
发明人：王千;余天宇;孙磊 -专利权人：北京中电华大电子设计有限责任公司
申请日： 2020-05-08 - 公布日： 2020-09-18 - 主分类号： H03K19/018 文献下载
摘要：本发明公开了一种低功耗的输出缓冲器电路，包括上拉控制单元，上拉输出晶体管，下拉控制单元，下拉输出晶体管。其中，上拉控制单元用来产生上拉输出晶体管的控制信号，在控制信号为低时，控制上拉输出晶体管开启，缓冲电路输出为高；下拉控制单元用来产生下拉输出晶体管的控制信号，在控制信号为高时，控制下拉输出晶体管开启，缓冲电路输出为低本发明所述的输出缓冲器电路，当输入发生变化，缓冲器电路输出电平将要发生翻转时，控制下拉晶体管先于上拉晶体管开启之前关闭，或者控制上拉晶体管先于下拉晶体管开启之前关闭，避免缓冲电路输出状态改变时上拉晶体管、下拉晶体管同时切换开关状态造成的瞬间漏电现象，从而降低输出缓冲器的动态功耗。
一种功耗输出缓冲器电路

[发明专利]SRAM单元连接结构-CN201310035340.3有效
发明人：廖忠志 -专利权人：台湾积体电路制造股份有限公司
申请日： 2013-01-29 - 公布日： 2014-02-12 - 主分类号： H01L27/11 文献下载
摘要：一种SRAM单元连接结构包括：第一上拉晶体管和第二上拉晶体管、以及与第一上拉晶体管和第二上拉晶体管形成交叉锁存反相器的第一下拉晶体管和第二下拉晶体管。导电部件包括：第一支路，具有第一纵向方向，其中，第一支路互连第一上拉晶体管的漏极和第一下拉晶体管的漏极。导电部件进一步包括：第二支路，具有第二延伸方向。第二支路互连第一上拉晶体管的漏极和第二上拉晶体管的栅极。
sram 单元连接结构

[发明专利]静态随机存取存储器组成的存储器元件-CN202011449934.5在审
发明人：曾俊砚;龙镜丞;郭有策;黄俊宪;陈建宏 -专利权人：联华电子股份有限公司
申请日： 2017-09-22 - 公布日： 2021-03-12 - 主分类号： G11C5/02 文献下载
摘要：本发明公开一种静态随机存取存储器组成的存储器元件，其含六晶体管静态随机存取内存单元，包含一第一反向器，包含有一第一上拉晶体管，一第一下拉晶体管以及一第一存储节点，一第二反向器，包含有一第二上拉晶体管，一第二下拉晶体管以及一第二存储节点，其中该第一存储节点与该第二上拉晶体管的一栅极以及该第二下拉晶体管的一栅极连接，一切换晶体管，与该第二存储节点、该第一上拉晶体管的一栅极以及该第一下拉晶体管的一栅极连接，以及一存取晶体管，与该第一上拉晶体管的一栅极以及该第一下拉晶体管的一栅极连接，其中该切换晶体管的一栅极与该存取晶体管的一栅极彼此不直接相连。
静态随机存取存储器组成存储器元件

[发明专利]集成在基板上的液晶显示装置的驱动电路-CN200910198136.7有效
发明人：陈飞;郑泰宝;凌志华 -专利权人：上海天马微电子有限公司
申请日： 2009-11-03 - 公布日： 2011-05-11 - 主分类号： G09G3/36 文献下载
摘要：本发明涉及一种集成在基板上的液晶显示装置的驱动电路，该驱动电路包括：串接的第一上拉晶体管和第一下拉晶体管；串接第二上拉晶体管和第二下拉晶体管；用于接收第一触发信号的第一晶体管和用于接收第二触发信号的第二晶体管，该第一晶体管的一端与该第二晶体管的一端连接，该第一晶体管、第二晶体管的连接端控制该第一上拉晶体管和该第二下拉晶体管的导通与截止；用于接收该第一触发信号的第三晶体管和用于接收该第二触发信号的第四晶体管，该第三晶体管的一端与该第四晶体管的一端连接，该第三晶体管、第四晶体管的连接端控制该第二上拉晶体管和第一下拉晶体管的导通与截止。
集成基板上液晶显示装置驱动电路

[发明专利]一种SRAM存储单元、SRAM存储器及其控制方法-CN201510613287.X有效
发明人：张弓 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2015-09-24 - 公布日： 2020-08-25 - 主分类号： G11C11/413 文献下载
摘要：包括：字线对和位线对；第一反相器和第二反相器，第一反相器包括第一上拉晶体管和第一下拉晶体管，第一上拉晶体管的漏极和第一下拉晶体管的漏极电连接形成第一存储节点，第二反相器包括第二上拉晶体管和第二下拉晶体管，第二上拉晶体管的漏极和第二下拉晶体管的漏极电连接形成第二存储节点；写传输晶体管，写传输晶体管的源极电连接至第一存储节点；读晶体管，读晶体管的栅极电连接至第二存储节点，其中，第一下拉晶体管为阈值电压较高的晶体管，和/或，第二下晶体管为阈值电压较低的晶体管。
一种 sram 存储单元存储器及其控制方法

[发明专利]一种GOA驱动单元及驱动电路-CN201610793464.1在审
发明人：曾勉 -专利权人：深圳市华星光电技术有限公司
申请日： 2016-08-31 - 公布日： 2016-12-07 - 主分类号： G09G3/36 文献下载
摘要：本发明公开了一种GOA驱动单元及驱动电路，该GOA驱动单元包括第一下拉晶体管、第二下拉晶体管、第三下拉晶体管和第四下拉晶体管，以及用于维持所述第一下拉晶体管和第三下拉晶体管栅极低电压的第五下拉晶体管和用于维持所述第二下拉晶体管和第四下拉晶体管栅极低电压的第六下拉晶体管；其中，第五下拉晶体管的漏极与所述第一下拉晶体管和第三下拉晶体管的栅极耦接，第六下拉晶体管的漏极与所述第二下拉晶体管和第四下拉晶体管的栅极耦接，所述第五下拉晶体管和第六下拉晶体管的栅极共同耦接于所述上拉单元的控制信号输入端；各下拉晶体管的源极均耦接于第一下拉电压。
一种 goa 驱动单元电路

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条