[发明专利]用于减小电源电压下降的电路系统和方法在审
| 申请号： | 202210523286.6 | 申请日： | 2022-05-13 |
| 公开（公告）号： | CN115498995A | 公开（公告）日： | 2022-12-20 |
| 发明（设计）人： | A·斯里尼瓦桑;R·古塔拉;S·韦伯;A·达苏;M·伊耶;E·努尔维塔迪 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | H03K19/17748 | 分类号： | H03K19/17748;H03K19/1778;H01L25/18 |
| 代理公司： | 永新专利商标代理有限公司 72002 | 代理人： | 刘文灿 |
| 地址： | 美国加*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种电路系统包括第一集成电路管芯，该第一集成电路管芯具有被配置为执行第一组操作的第一电路组。该电路系统还包括具有第二电路组的第二集成电路管芯，该第二电路组被配置为在第一电路组开始执行第一组操作之后以延迟开始执行第二组操作以减小电源电压下降。由第一和第二电路组执行的操作可以以固定或可变延迟交织。基于逻辑电路的预测开关活动，可以将逻辑电路划分为第一电路组和第二电路组。集成电路管芯中的去耦电容器可以耦合在一起，以在高电流事件期间减小电源电压的下降。 | ||
| 搜索关键词： | 用于 减小 电源 电压 下降 电路 系统 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202210523286.6/，转载请声明来源钻瓜专利网。
- 上一篇：积分管理系统、服务器装置、积分管理方法以及程序
- 下一篇：移动作业装置
- 同类专利
- 用于可编程逻辑器件的动态功率和热管理的系统和方法-202310201619.8
- M·K·库马什卡尔;A·那拉马尔普;A·马赫什瓦里;L·G·唐 - 英特尔公司
- 2023-03-01 - 2023-10-17 - H03K19/17748
- 本公开的系统或方法可以提供一种可编程逻辑器件，其包括一个或多个功率监测器和一个或多个热传感器。所述可编程逻辑器件可以包括控制电路模块，所述控制电路模块可以接收所述可编程逻辑器件的多个管芯的功率数据和热数据，并且可以基于所述热数据和功率数据实施一个或多个响应。
- 一种用于反熔丝FPGA中的电平转换电路-202111487678.3
- 马金龙;赵桂林;张长胜;曹靓;蔺旭辉;杨霄垒;孙杰杰 - 中国电子科技集团公司第五十八研究所
- 2021-12-07 - 2023-03-10 - H03K19/17748
- 本发明公开一种用于反熔丝FPGA中的电平转换电路，属于集成电路领域。本发明在常规的四管电平转换结构中，增加4颗高压MOS晶体管，引入中间电压，使每颗MOS管在电平转换工作时都不会超出限定的源漏电压值来有效抑制热载流子效应，从而有效地提升了FPGA工作的可靠性；在其基础上，增加2颗高压MOS晶体管，引入低压逻辑电源电压作为栅控制信号，同时下拉NMOS用一个低压NMOS，保证低电压向高电压的正确转换，加快了翻转速度，提升了编程的可靠性。
- 一种用于反熔丝FPGA中隔离电路的控制结构-202111504649.3
- 马金龙;赵桂林;曹靓;蔺旭辉;杨霄垒;孙杰杰 - 中国电子科技集团公司第五十八研究所
- 2021-12-10 - 2023-01-24 - H03K19/17748
- 本发明公开一种用于反熔丝FPGA中隔离电路的控制结构，属于集成电路领域，包括控制逻辑模块、振荡器、电荷泵、反相器、零伏电路、NMOS晶体管HVN1和稳压电路；反熔丝FPGA编程过程中，使用零伏电路关闭隔离电路，实现对编程通路用的高电压与用户逻辑电路用的低电压之间进行高低压隔离；反熔丝FPGA编程完成后进入用户模式，隔离电路由电荷泵开启，电荷泵启动的同时打开作为电荷泵辅助充电模块的NMOS晶体管HVN1，电荷泵辅助充电模块通过充电能力强的芯片工作电源快速将隔离电路的栅电容电压充电到芯片工作电源电压值附近。
- 用于减小电源电压下降的电路系统和方法-202210523286.6
- A·斯里尼瓦桑;R·古塔拉;S·韦伯;A·达苏;M·伊耶;E·努尔维塔迪 - 英特尔公司
- 2022-05-13 - 2022-12-20 - H03K19/17748
- 一种电路系统包括第一集成电路管芯，该第一集成电路管芯具有被配置为执行第一组操作的第一电路组。该电路系统还包括具有第二电路组的第二集成电路管芯，该第二电路组被配置为在第一电路组开始执行第一组操作之后以延迟开始执行第二组操作以减小电源电压下降。由第一和第二电路组执行的操作可以以固定或可变延迟交织。基于逻辑电路的预测开关活动，可以将逻辑电路划分为第一电路组和第二电路组。集成电路管芯中的去耦电容器可以耦合在一起，以在高电流事件期间减小电源电压的下降。
- 数字信号处理块-202010247055.8
- A·埃尔金斯;E·C·吴;J·M·滕迪恩;A·普拉塔玛;Y·帕鲁卡;张晓倩 - 赛灵思公司
- 2020-03-31 - 2020-10-20 - H03K19/17748
- 本公开涉及数字信号处理块。公开了一种数字信号处理器(DSP)片。DSP片包括：用于接收多个输入信号的输入级；耦合到输入级并被配置为对多个输入信号中的一个或多个输入信号执行一个或多个运算的预加法器；以及耦合到输入级和预加法器并被配置为对多个输入信号中的一个或多个输入信号或预加法器的输出执行一个或多个乘法运算的乘法器。DSP片还包括耦合到输入级、预加法器和乘法器的算术逻辑单元(ALU)。ALU被配置为对多个输入信号中的一个或多个输入信号、预加法器的输出或乘法器的输出执行一个或多个数学或逻辑运算。DSP片还包括耦合到ALU的输出级，输出级被配置为至少部分基于ALU的一个或多个输出或多个输入信号中的至少一个输入信号来生成一个或多个输出信号。
- 混合信号集成电路-201580077935.2
- 乌迪·尼尔;林召才;李婷婷 - 华为技术有限公司
- 2015-03-17 - 2020-10-09 - H03K19/17748
- 一种混合信号集成电路(100)包括：模拟电路(103)，所述模拟电路(103)包括至少一个数字块(107)，所述至少一个数字块包括多个功能位(301)和多个配置位(303)，所述多个配置位用于配置所述模拟电路的多个操作模式；以及数字电路(101)，所述数字电路包括扫描链(105)，所述扫描链用于扫描内嵌在所述模拟电路中的所述数字块的至少部分所述功能位，其中所述扫描链还用于设置内嵌在所述模拟电路中的所述数字块的至少部分所述配置位。
- 专利分类
