[发明专利]MRAM制备方法在审
| 申请号： | 202210328369.X | 申请日： | 2022-03-30 |
| 公开（公告）号： | CN116940216A | 公开（公告）日： | 2023-10-24 |
| 发明（设计）人： | 郑泽杰;王跃锦;何世坤 | 申请（专利权）人： | 浙江驰拓科技有限公司 |
| 主分类号： | H10N59/00 | 分类号： | H10N59/00;H01L21/768 |
| 代理公司： | 北京兰亭信通知识产权代理有限公司 11667 | 代理人： | 孙峰芳 |
| 地址： | 311300 浙江省*** | 国省代码： | 浙江;33 |
| 权利要求书： | 暂无信息 | 说明书： | 暂无信息 |
| 摘要： | 本发明提供一种MRAM制备方法，包括：提供预制的衬底结构，其上有形成于阵列区的阵列区底部互连线、底电极、磁性隧道结，以及形成于逻辑区的逻辑区底部互连线，以及第一介质层；在磁性隧道结表面形成顶部电极材料层和硬掩膜材料层；光刻和刻蚀顶部电极材料层和硬掩膜材料层，形成顶部电极和硬掩膜层；回填介质，以硬掩膜层作为研磨停止层，研磨回填的介质至与硬掩膜层等高；选择性去除硬掩膜层，以自对准形成阵列区顶部通孔；单独制备逻辑区通孔。本发明能够提高MRAM制备工艺稳定性。 | ||
| 搜索关键词： | mram 制备 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于浙江驰拓科技有限公司，未经浙江驰拓科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202210328369.X/，转载请声明来源钻瓜专利网。
- 同类专利
- MRAM制备方法-202210328369.X
- 郑泽杰;王跃锦;何世坤 - 浙江驰拓科技有限公司
- 2022-03-30 - 2023-10-24 - H10N59/00
- 本发明提供一种MRAM制备方法，包括：提供预制的衬底结构，其上有形成于阵列区的阵列区底部互连线、底电极、磁性隧道结，以及形成于逻辑区的逻辑区底部互连线，以及第一介质层；在磁性隧道结表面形成顶部电极材料层和硬掩膜材料层；光刻和刻蚀顶部电极材料层和硬掩膜材料层，形成顶部电极和硬掩膜层；回填介质，以硬掩膜层作为研磨停止层，研磨回填的介质至与硬掩膜层等高；选择性去除硬掩膜层，以自对准形成阵列区顶部通孔；单独制备逻辑区通孔。本发明能够提高MRAM制备工艺稳定性。
- SOI半导体结构以及用于制造SOI半导体结构的方法-201911147674.3
- C·桑德;M·科尼尔斯 - TDK-迈克纳斯有限责任公司
- 2019-11-21 - 2023-09-05 - H10N59/00
- 本发明涉及一种SOI半导体结构，其具有构造在背侧上的衬底层以及构造在正侧上的第二导电类型的半导体层，其中，在衬底层与半导体层之间布置有绝缘层，在半导体层中构造有具有由单片的半导体本体组成的传感器区域的三维霍尔传感器结构，半导体本体从下侧延伸到正侧，其中，在上侧上构造有相互间隔开的至少三个第一金属连接接通部，并且在下侧构造有相互间隔开的至少三个第二金属连接接通部，其中，在垂直于正侧的投影中，第一连接接通部相对于第二连接接通部错位，每个第一连接接通部和每个第二连接接通部分别构造在第二导电类型的高掺杂连接区域上，第一连接接通部和第二连接接通部分别具有关于垂直于半导体本体的正侧的对称轴的三重旋转对称性。
- 传感器模块及制造方法-201710304211.8
- 马克·艾斯勒 - 恩智浦有限公司
- 2017-05-03 - 2023-09-01 - H10N59/00
- 根据实施例提供一种磁阻性传感器模块。所述传感器模块可包括：集成电路；磁阻性传感器元件，其布置成单片集成在所述集成电路上的桥电路；以及应力缓冲层，其布置在所述集成电路与所述磁阻性传感器元件之间。还提供一种制造所述磁阻性传感器模块的方法。
- 磁阵列、磁阵列的控制方法和磁阵列的控制程序-202180084198.4
- 山田章悟;柴田龙雄 - TDK株式会社
- 2021-01-12 - 2023-08-15 - H10N59/00
- 该磁阵列具有多个磁阻效应元件和对所述多个磁阻效应元件分别施加脉冲的脉冲施加装置，所述多个磁阻效应元件分别具有磁畴壁移动层、铁磁性层和夹在所述磁畴壁移动层与所述铁磁性层之间的非磁性层，所述脉冲施加装置构成为能够对所述多个磁阻效应元件分别施加初始化脉冲和动作脉冲，所述初始化脉冲具有通过多次施加而使所述多个磁阻效应元件的电阻值的分布从初始分布扩展的第1脉冲，所述第1脉冲各自的电压比所述动作脉冲的电压小，或者所述第1脉冲各自的脉冲长度比所述动作脉冲的脉冲长度短。
- 具有低磁通门噪声的磁通门装置-201780031183.5
- 李德远;S·拉旺库;E·L·马佐蒂;W·D·佛兰茨 - 德州仪器公司
- 2017-04-27 - 2023-08-15 - H10N59/00
- 在所描述实例中，一种集成磁通门装置(200)包含磁芯(101)、激励线圈(110)和感测线圈(250)。所述磁芯具有纵向边缘(102)和终端边缘(104)。所述激励线圈(110)盘绕所述磁芯(101)的所述纵向边缘(102)，且所述激励线圈(110)在所述终端边缘的接近区(202)内具有第一数量个激励线圈部件。所述感测线圈(250)盘绕所述磁芯(101)的所述纵向边缘(102)，且所述感测线圈(250)在所述终端边缘的所述接近区(202)内具有第二数量个感测线圈部件。为了降低磁通门噪声，在所述终端边缘(104)的所述接近区(202)内，感测线圈部件的所述第二数量可少于激励线圈部件的所述第一数量。
- 一种热辅助型磁性器件、存算一体阵列以及运算方法-202211554183.2
- 郎莉莉;董业民;陈晓杰 - 中国科学院上海微系统与信息技术研究所
- 2022-12-06 - 2023-04-25 - H10N59/00
- 本发明涉及一种热辅助型磁性器件、存算一体阵列以及运算方法，其中，热辅助型磁性器件包括磁性器件和产热部件；所述产热部件环绕于所述磁性器件，且设置在靠近磁形器件的自由层且远离参考层的平面上；当磁性器件通入极性与磁性器件初始阻态匹配的写入电流且产热部件同时通电时，才能完成信息写入；产热部件通电后能够使自由层的磁矩更容易翻转，但不足以影响参考层的磁矩状态，同时产热部件产生的磁场不影响自由层和参考层磁矩翻转。本发明能够在同一电路架构下实现信息低功耗非易失性存储和多种高速逻辑计算，降低芯片功耗和成本，提高整体计算能力。
- 存储设备-202210765882.5
- 福田健二;杉山英行;中山昌彦;金谷宏行;及川壮一 - 铠侠股份有限公司
- 2022-06-30 - 2023-03-21 - H10N59/00
- 实施例提供了能够增加选择器的导通电流的存储设备。根据一个实施例，一种存储设备包括：第一存储单元，在第一方向上与第一存储单元相邻的第二存储单元，以及在第二方向上与第一存储单元相邻的第三存储单元，第一、第二和第三存储单元中的每一个包括电阻变化存储元件和开关元件。开关元件包括第一电极、第二电极、以及第一电极与第二电极之间的开关材料层，当从第一方向观看时，第一电极和第二电极彼此重叠，第一存储单元和第二存储单元中的第一电极彼此分开，并且第一存储单元和第二存储单元中的开关材料层被连续地提供。
- 电压调控的SOT-MRAM存储单元及SOT-MRAM存储器-202111077321.8
- 迟克群;石以诺;孟皓;张文彪;李州;冯向 - 浙江驰拓科技有限公司
- 2021-09-14 - 2023-03-17 - H10N59/00
- 本发明提供一种电压调控的SOT‑MRAM存储单元及SOT‑MRAM存储器，该SOT‑MRAM存储单元包括：自旋轨道矩产生层、顶部电极以及位于自旋轨道矩产生层和顶部电极之间的磁性隧道结，该磁性隧道结包括：自由层，位于自旋轨道矩产生层上，自由层具有方向可变的垂直磁化；位于自由层上的势垒层；位于势垒层上的参考层，具有方向固定的垂直磁化；位于参考层上的间隔层；位于间隔层上的偏置层，具有与参考层磁化方向相反的磁化，用于对自由层产生一个偏置场，其中偏置层的饱和磁化强度高于参考层的饱和磁化强度；位于偏置层上的调节层，用于当顶部电极和自旋轨道矩产生层之间施加跨磁性隧道结的电压时，利用VCMA效应改变偏置层的磁各向异性。
- 存储设备-202210778458.4
- 伊藤雄一;五十岚太一 - 铠侠股份有限公司
- 2022-06-30 - 2023-03-14 - H10N59/00
- 实施例提供了一种实现增强的可靠性的存储设备。根据一个实施例，存储设备包括：开关元件，其包括第一和第二导电层以及在第一与第二导电层之间的可变电阻层。第一或第二导电层包括第一层、在第一层与可变电阻层之间的第二层、以及在第一层与第二层之间的第三层。第一层和第二层中的每一个选自包括碳的层、包括氮和碳的层、包括氮和钛的层、包括氮和钽的层、包括钨的层、包括氮和钨的层、以及包括铂的层。第三层包括选自锂、钠、镁、钙、钛或镧中的至少一项。
- 专利分类
