[发明专利]编码设备、编码方法、解码设备、解码方法以及程序在审
| 申请号： | 202180045240.1 | 申请日： | 2021-06-16 |
| 公开（公告）号： | CN115943566A | 公开（公告）日： | 2023-04-07 |
| 发明（设计）人： | 鹈沼雅幸;城下宽司;冈泽大介;木村在利 | 申请（专利权）人： | 索尼半导体解决方案公司 |
| 主分类号： | H03M7/14 | 分类号： | H03M7/14;H03M13/19;H04L1/00 |
| 代理公司： | 北京康信知识产权代理有限责任公司 11240 | 代理人： | 沈丹阳 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本技术涉及能够通过控制极性偏差来以高传输效率进行编码的编码设备、编码方法、解码设备、解码方法和程序。本技术包括：加扰单元，对输入的数据串进行加扰；计算单元，计算由加扰单元加扰的数据串的第一极性偏差；确定单元，基于计算单元计算的第一极性偏差和在第一极性偏差之前的时间点计算的第二极性偏差，确定是否反转由加扰单元加扰的数据串；以及添加单元，基于确定单元的确定结果，反转或不反转由加扰单元加扰的数据串，添加指示确定结果的标志，并且输出数据串。本技术可应用于执行根据SLVS‑EC标准通信的设备。 | ||
| 搜索关键词： | 编码 设备 方法 解码 以及 程序 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于索尼半导体解决方案公司，未经索尼半导体解决方案公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202180045240.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 编码设备、编码方法、解码设备、解码方法以及程序-202180045240.1
- 鹈沼雅幸;城下宽司;冈泽大介;木村在利 - 索尼半导体解决方案公司
- 2021-06-16 - 2023-04-07 - H03M7/14
- 本技术涉及能够通过控制极性偏差来以高传输效率进行编码的编码设备、编码方法、解码设备、解码方法和程序。本技术包括：加扰单元，对输入的数据串进行加扰；计算单元，计算由加扰单元加扰的数据串的第一极性偏差；确定单元，基于计算单元计算的第一极性偏差和在第一极性偏差之前的时间点计算的第二极性偏差，确定是否反转由加扰单元加扰的数据串；以及添加单元，基于确定单元的确定结果，反转或不反转由加扰单元加扰的数据串，添加指示确定结果的标志，并且输出数据串。本技术可应用于执行根据SLVS‑EC标准通信的设备。
- 一种号码分类方法、装置、电子设备及存储介质-202110152300.1
- 周轶凡;徐鹏飞 - 杭州数梦工场科技有限公司
- 2021-02-03 - 2022-05-31 - H03M7/14
- 本说明书提供一种号码分类方法、装置、电子设备及存储介质，其中，所述方法用于对号码集中相同长度的多个号码进行分类，包括：根据多个号码的各个数位分别对应的取值频率分布的均匀性特征，确定各个数位中的混合数位；将混合数位组合为混合字段，并根据多个号码在混合字段上的各个取值的出现频率大小，对多个号码进行预分类；按照预分类的结果建立分类模型，根据分类模型对号码集中的号码进行分类预测，并将预测结果用于更新所述分类模型，循环上述模型预测以及模型更新的过程；根据最新分类模型对号码集中的号码进行分类预测，得到最终分类结果。本说明书实现了在生成规则未知的情况下，对具有不同生成规则但长度相同的号码的分类。
- 一种基于BASE64的加密传输算法-202010580534.1
- 吴国娟 - 天津爱民网络科技有限公司
- 2020-06-23 - 2020-10-13 - H03M7/14
- 本发明提出了一种基于BASE64的加密传输算法，获取待加密信息中包括字符串在内的二进制信息；随机生成密钥随机数，通过密钥随机数对主密钥进行DES运算生成传输密钥；随机生成索引随机数作为上述二进制信息的密钥存储索引位置，在这个二进制信息的密钥存储索引位置处插入传输密钥；采用上述索引随机数对二进制信息使用DES算法进行加密，获得加密密文；使用BASE64编码对加密密文进行编码，生成传输密文；进行BASE64解、DES解密，按照索引随机数指定的密钥存储索引位置取得传输密钥，然后将传输密钥与主密钥进行DES解密运算取得密钥随机数，用密钥随机数对二进制信息采用DES算法进行解密，得到明文。本发明将传输密钥分散存放，增加了破解难度，使得保密程度增强。
- 编码器、解码器以及传输系统-201310150722.0
- 降旗弘史;能势崇 - 瑞萨电子株式会社
- 2013-04-26 - 2018-03-13 - H03M7/14
- 本发明公开了一种编码器、解码器以及传输系统。一种编码器，包括编码单元，该编码单元根据预定编码方法进行编码；产生单元，该产生单元产生特殊码，特殊码并未在预定编码方法中规定并且呈现与根据预定编码方法产生的相比更高的比特变化率；以及编码输出单元，如果编码单元还没有编码的输入数据项彼此相同，则编码输出单元输出由编码单元将输入数据项中的前一个编码成的编码数据，并且在该编码数据之后输出特殊码作为输入数据项的后一个被编码成的编码数据。
- 一种新的8b/10b编码实现方法-201611051521.5
- 王忆文;李博;刘云龙;孙博文;李大超 - 电子科技大学;深圳市国微电子有限公司
- 2016-11-25 - 2017-05-31 - H03M7/14
- 该发明公开了一种新的8b/10b编码实现方法，本发明提供的内容主要是通过发现的规律简化8b/10b编码表，进而根据简化的编码表提出新的8b/10b编码实现方案。本发明提供的方案实现过程包括输入8bit码字和K码、极性指示，4b/6b和3b/4b编码和低四位统计，4b/6b和3b/4b编码结果选择和极性选择，输出10bit编码结果和极性指示。其中4b/6b编码是利用发明中的规律1对5b/6b编码进行简化实现；低四位统计实现规律2中的码字分类；4b/6b和3b/4b编码结果选择和极性选择通过规律2来对4b/6b和3b/4b初步编码结果进行按位处理。本发明中的方案相比于传统的5b/6b编码和3b/4b编码分块实现方案，既精简了电路的实现规模，又在一定程度上减小了从输入到输出的延时，增强了编码的效率和实时性。
- 基于rd‑的8b/10b解码电路-201210004432.0
- 左耀华 - 上海华虹集成电路有限责任公司
- 2012-01-06 - 2017-03-15 - H03M7/14
- 本发明公开了一种基于rd‑的8b/10b解码电路，将外部输入的10比特数据拆分为前6比特和后4比特数据，分别送入6b预处理模块和4b预处理模块，前6比特数据经6b预处理模块预处理后，产生的第一数据字符数据和第一控制字符数据分别送往基于rd‑的5b/6b数据字符解码器和基于rd‑的5b/6b控制字符解码器；后4比特数据经4b预处理模块预处理后，产生的第二数据字符数据和第二控制字符数据分别送往基于rd‑的3b/4b数据字符解码器和基于rd‑的3b/4b控制字符解码器；四个解码器解码后的数据都送往数据合并模块，选择合适的数据，合并成8比特的数据输出。本发明能大量节省存储器资源。
- 一种易扩展制约竞争码的生成电路、扩展方法及扩展电路-201410560022.3
- 李冰;陈帅;刘勇;董乾;赵霞;王刚 - 东南大学
- 2014-10-20 - 2015-01-28 - H03M7/14
- 本发明公开一种易扩展改进型制约竞争码的生成电路、扩展及扩展电路，解决了RRC由3扩展至N位的问题，具有生成电路简单、错误节点定位和纠错的速度更快和易于位数扩展的特点。这种RRC从3位开始扩展，经过RRC序列逆序排列，在原RRC序列前均扩展一位0，逆序序列前均扩展一位1，以此类推可以扩展至N位。典型生成电路包含存储特征值CV序列的两个8位移位寄存器A、B，输出改进型4位RRC的寄存器C、4个反相器D、E、F、G。反相旋转CV，生成RRC的逆序排列。该改进型RRC具有RRC典型的双环特征值生成机制，可以对特征序列错误节点进行快速定位和纠错，对于16位的特征序列，仅需检测前四个RRC码。
- 可降低信号功率频谱密度的编码方法-201210327378.3
- 曹文远;林哲立 - 联咏科技股份有限公司
- 2007-10-12 - 2013-01-16 - H03M7/14
- 本发明公开一种可降低信号功率频谱密度的编码方法，用于一二进制数据传输系统，该编码方法包含有接收一二进制数据；对该二进制数据进行自适应模式追踪编码，以产生一第一编码结果；对该第一编码结果进行冗余位填充编码，以产生一第二编码结果；对该第二编码结果进行恢复位静止状态编码，以产生一第三编码结果；以及输出该第三编码结果。
- 8位制约竞争计数码的实现电路-201210085044.X
- 李冰;李庆凤 - 东南大学
- 2012-03-28 - 2012-07-18 - H03M7/14
- 本发明公开了一种8位制约竞争计数码的实现电路，其中：包括低4位码实现电路、高4位码实现电路和控制逻辑电路，低4位码电路双向移位寄存器A、B的最高位I/O7通过三态非门与DS0连接，最低位I/O0通过三态非门与DS7连接，三态非门的控制端由控制逻辑电路的U7和控制，高4位码电路双向移位寄存器A'、B'的最低位I/O0通过三态非门与DS7连接，脉冲信号分别接入每个移位寄存器的CP端，在移位寄存器的控制端S1和S0的控制下实现移位计数，两个码输出寄存器C、C'分别输出低4位码和高4位码。本发明所设计的8位制约竞争计数码的实现电路能够实现8位制约竞争计数码变换。
- 数据传送方法，码元转换电路以及装置-200980159910.1
- 冈田诚之 - 富士通株式会社
- 2009-06-19 - 2012-05-16 - H03M7/14
- 在数据传送方法中，对位宽为M(M是3以上的自然数)的数据字符和位宽为N(N是1以上的自然数)的控制字符进行多路复用，并且附加表示上述控制字符是否有效的控制字符有效信号来生成具有M+1或者N+3中的较大一方的位宽的符号码，将上述符号码从并行数据转换成串行数据并输出至传输路，由此来进行数据传送。
- 可降低信号功率频谱密度的编码方法-201010168547.4
- 曹文远;林哲立 - 联咏科技股份有限公司
- 2007-10-12 - 2010-10-06 - H03M7/14
- 一种可降低信号功率频谱密度的编码方法，用于一二进制数据传输系统，该编码方法包含有接收一二进制数据；对该二进制数据进行自适应模式追踪编码，以产生一第一编码结果；对该第一编码结果进行冗余位填充编码，以产生一第二编码结果；对该第二编码结果进行恢复位静止状态编码，以产生一第三编码结果；以及输出该第三编码结果。
- 一种9B/10B编解码器及其实现方法-201010160763.4
- 魏刚;郭巍 - 瑞斯康达科技发展股份有限公司
- 2010-04-26 - 2010-09-29 - H03M7/14
- 本发明公开了一种9B/10B编码器，所述编码器中，待编码数据包括特殊字符和普通数据，而普通数据又可以分为可以简单变换以及不可简单变换两类，对于可以简单变换的普通数据，通过主编码器在9B数据的最左侧附加1位0来实现；采用查找表的方式实现不可简单变换的普通数据以及特殊字符的编码。本发明还公开了基于相同构思的9B/10B解码器。相比较于现有技术中通过逻辑表达式实现9B/10B编解码，本发明的实现过程更为简洁，并易于被开发人员理解；本发明的编解码极性计算器和线路极性计算器相比较于现有技术中大量使用加法器和减法器的实现方案来说，更适合在低成本的FPGA中实现。
- 用于对数据结构中的数据元的位置进行编码的方法-201010181835.3
- J·霍伊尔;A·赫特 - 西门子公司
- 2003-06-30 - 2010-09-15 - H03M7/14
- 本发明涉及一种用于对数据结构中的数据元的位置进行编码的方法，在该方法时将位置码以一个预先规定的顺序分配给数据元，将位置码选择的使位置码在无限制的码长情况，能在两个数据元的位置之间，给另外数据元的编码分配任意多另外的位置码。此外，本发明是关于在一个数据结构中数据元位置编码的一种方法，在该方法时将位置码以一个预先规定的顺序分配给数据元，将位置码选择得使在两个相邻数据元位置之间，给另外数据元的编码分配另外的位置码，在这种情况至少一个另外位置码的码长大于两个相邻数据元位置码码长的较长者。
- 可降低信号功率频谱密度的编解码方法及其相关装置-200710181157.9
- 曹文远;林哲立 - 联咏科技股份有限公司
- 2007-10-12 - 2009-04-15 - H03M7/14
- 一种可降低信号功率频谱密度的编解码方法，用于一二进制数据传输系统，该编码方法包含有接收一二进制数据；对该二进制数据进行自适应模式追踪编码，以产生一第一编码结果；对该第一编码结果进行冗余位填充编码，以产生一第二编码结果；对该第二编码结果进行恢复位静止状态编码，以产生一第三编码结果；以及输出该第三编码结果。
- 转换方法以及系统-200510132304.4
- 陈建廷;李昭隆 - 联发科技股份有限公司
- 2005-12-19 - 2006-06-28 - H03M7/14
- 本发明提出一种转换方法，用以将字符由来源字符集转换至目的字符集。首先，将字符的来源字符码分为第一部分以及第二部分。来源字符码为字符以来源字符集进行编码而得。同时，本发明提供索引表、键词表以及编码表。根据第一部分，由索引表得到前端偏移值及后端偏移值。再根据前端偏移值及后端偏移值，于键词表中搜寻第二部分。然后，对应于搜寻结果，由编码表中撷取字符的目的字符码，目的字符码为字符以目的字符集进行编码而得。
- 专利分类
