[发明专利]主从D触发器和包括主从D触发器的集成电路在审
| 申请号： | 202110270906.5 | 申请日： | 2021-03-12 |
| 公开（公告）号： | CN113395057A | 公开（公告）日： | 2021-09-14 |
| 发明（设计）人： | 托马斯·屈内蒙德;安东·胡伯 | 申请（专利权）人： | 英飞凌科技股份有限公司 |
| 主分类号： | H03K3/3562 | 分类号： | H03K3/3562 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 康建峰;杜诚 |
| 地址： | 德国瑙伊*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 公开了一种主从D触发器和包括主从D触发器的集成电路。该主从D触发器包括：主电路，其被配置成接收输入信号并且根据输入信号产生两个第一中间信号；传输电路，其连接至主电路，并且包括至少两个逻辑门和用于将时钟信号施加到每个门的一个输入的时钟连接，其中，门被配置成根据第一中间信号和时钟信号提供两个第二中间信号；以及从电路，其连接至传输电路以从第二中间信号形成触发器的至少一个输出信号。从电路被配置成在第二中间信号具有在先前的状态对之后的预定状态对的情况下，维持由先前的状态对给出的至少一个输出信号，并且传输电路具有控制输入并且被配置成响应于控制输入处的预定控制信号状态而生成具有预定状态对的第二中间信号。 | ||
| 搜索关键词： | 主从 触发器 包括 集成电路 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英飞凌科技股份有限公司，未经英飞凌科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202110270906.5/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种基于DICE的抗多节点和时钟单粒子翻转的锁存器-202310343632.7
- 杜芊;李同德;于春青;王亚坤;朱永钦;苑靖爽;鲍一豪;孙雨;王亮 - 北京时代民芯科技有限公司;北京微电子技术研究所
- 2023-03-31 - 2023-08-22 - H03K3/3562
- 本发明一种基于DICE的抗多节点单粒子翻转和时钟信号单粒子翻转的D型锁存器。通过设计由1个C单元及延迟结构组成的输入电路，可以抵抗输入信号的单粒子瞬态脉冲；由4个时钟控制的传输单元、DICE结构组成的锁存电路和由3个C单元及1个反相器组成的输出电路，可以抵抗多节点单粒子翻转；由4个反相器组成的双时钟信号电路使得锁存器可以抵抗时钟信号单粒子翻转。
- 一种冗余互锁的抗多位单粒子翻转触发器电路-202310287650.8
- 苑靖爽;李同德;王亚坤;朱永钦;于春青;孙雨;鲍一豪;杜芊;王亮;王勇;赵元富 - 北京时代民芯科技有限公司;北京微电子技术研究所
- 2023-03-22 - 2023-08-04 - H03K3/3562
- 本申请公开了一种冗余互锁的抗多位单粒子翻转触发器电路，包括输入输出电路、传输门电路、时钟输出电路以及冗余互锁的主从锁存器电路。反相器电路用于反相输入数据信号D、时钟信号以及输出数据到触发器电路的输出端Q。传输门电路用于控制信号在主从锁存器中的传播。冗余互锁的主从锁存器电路用于锁存数据以及保证电路在受到单粒子辐射时信号保持正确的状态。本申请设计的电路，针对单粒子翻转，加固效果好，电路设计简单，易实现。
- 抗单粒子瞬态和抗单粒子翻转的抗辐射加固触发器电路-202310369146.2
- 张彦龙;王亚坤;李同德;王亮;苑靖爽;王丹;吕曼;李东强 - 北京时代民芯科技有限公司;北京微电子技术研究所
- 2023-04-07 - 2023-08-04 - H03K3/3562
- 本发明公开了一种抗单粒子瞬态和抗单粒子翻转的抗辐射加固触发器电路，包括：反相器电路、时钟控制反相器电路、锁存单元、延迟电路和驱动反相器电路；第一反相器电路的输出端接第一时钟控制反相器电路的输入端和延迟电路的输入端；延迟电路的输出端接第二时钟控制反相器电路的输入端；第一时钟控制反相器电路的输出端接第一锁存单元和第三时钟控制反相器电路；第二时钟控制反相器电路的输出端接第一锁存单元和第四时钟控制反相器电路；第四时钟控制反相器电路的输出端接第二锁存单元；第三时钟控制反相器电路的输出端接第二锁存单元和驱动反相器电路。本发明可同时实现抗单粒子翻转加固和抗单粒子瞬态加固。
- 一种基于忆阻器的延时双稳态电路-201710329528.7
- 蔡兵;王培元 - 湖北文理学院
- 2017-05-11 - 2023-07-18 - H03K3/3562
- 本发明公开了一种基于忆阻器的延时双稳态电路，双稳态电路外接输入脉冲，双稳态电路的输出端分别与正反电流电路和待比较电压输出电路的输入端连接，正反电流电路的输出端与除法电路的输入端连接，除法电路的输出端输出一待比较电压，除法电路的输出端与比较器的正输入端连接，在双稳态电路输出的控制下，待比较电压输出电路输出另一待比较电压，待比较电压输出电路的输出端与比较器的负输入端连接，比较器的输出端即为所述延时双稳态电路的输出端。本发明由于在整个线路设计上采用了忆阻器与其它元件的科学组合，免除了外接电容或电感的麻烦，解决了现有技术中存在的诸多麻烦，设计科学紧凑，有利双稳态电路市场应用的更好开发。
- 一种强锁存结构的D触发器电路-202110921437.9
- 卢文娟;孙雨佳;朱志国;吕盼稂;彭春雨;吴秀龙;蔺智挺;陈军宁 - 安徽大学;合肥海图微电子有限公司;合肥市微电子研究院有限公司
- 2021-08-11 - 2023-06-23 - H03K3/3562
- 本发明公开了一种强锁存结构的D触发器电路，包括依次连接的四个逻辑输入反相器、强锁存电路、两个传输门，强锁存电路包括两个NMOS晶体管，四个PMOS晶体管，左侧部分的晶体管依次串联，右侧部分的晶体管同样依次串联，两侧部分构成强锁存结构；PMOS晶体管PM6栅极与Q节点相连，PMOS晶体管PM8栅极与Q非节点相连，相互构成负反馈回路；强锁存电路接收四个逻辑输入反相器给进来的方波信号，并保存在Q和Q非节点，每次转换能减少左侧或右侧部分的电流从VDD流入GND，从而大大减少动态泄漏。上述电路解决了传统锁存器泄露功耗和信号翻转的过程中短路功耗大的问题，降低了整个芯片设计的功耗。
- 移除D触发器复位、置位引脚的方法、D触发器以及电路-201910789093.3
- 肖斌;陆炳华;沈意斌;韩磊 - 紫光展讯通信（惠州）有限公司
- 2019-08-26 - 2023-04-18 - H03K3/3562
- 移除D触发器复位、置位引脚的方法、D触发器以及电路，移除D触发器复位引脚的方法包括：选择具有第一复位引脚、第一D引脚和第一Q引脚的第一D触发器；确定第一D引脚能够通过功能路径接收复位信号；移除第一复位引脚。本发明技术方案能够同时优化性能、功耗和面积这三者。
- 带时钟门控的数据读出接口电路-201911148723.5
- 甄少伟;许王帅;熊海亮;杨芮;杨涛;谢泽亚;张波 - 电子科技大学;电子科技大学广东电子信息工程研究院
- 2019-11-21 - 2023-03-31 - H03K3/3562
- 本发明提出一种带时钟门控的数据读出接口电路，属于集成电路和光电技术领域。本发明包括使能控制单元和M个移位寄存模块，M为所述单光子雪崩二极管探测阵列包含的像素数目；移位寄存模块用于储存和读出单光子雪崩二极管探测阵列的单级像素数据，使能控制单元用于实现读出时钟的时钟门控，当单光子雪崩二极管探测阵列中第x级像素的数据读出后，使能控制单元中第x级第一D触发器的输出进行切换，控制对应的第x个移位寄存模块中的第一2选1多路选择器输出由读出时钟切换为低电平信号，从而关闭第x级像素对应的D触发器组，达到节省功耗的目的。
- 一种可重构电磁超表面偏置方法-202110278013.5
- 尹应增;李璞初;任建 - 西安电子科技大学
- 2021-03-15 - 2023-03-31 - H03K3/3562
- 发明属于无线通信领域，具体是一种可重构电磁超表面偏置方法，至少包括：可重构电磁超表面单元和偏置电路单元构成的阵面，其特征是：包括DAC模块(9)、阵列底面单元(8)、阵列顶面单元(10)和Pin管(1)；阵列底面单元(8)和阵列顶面单元(10)通过引线和过孔连接。它以便可重构电磁超表面偏置电路的简化，实现偏置线的数量从o‑n
- 一种可复位的抗辐照加固扫描结构D触发器-202211511305.X
- 曹雪兵;牛爽;高明月;曹中复 - 中国电子科技集团公司第四十七研究所
- 2022-11-29 - 2023-03-28 - H03K3/3562
- 本发明属于触发器领域，具体说是一种可复位的抗辐照加固扫描结构D触发器。包括：包括顺序连接的数据输入缓冲电路、扫描控制电路、主锁存器、主锁存器错误修复电路、从锁存器、从锁存器错误修复电路以及输出电路，还包括分别与主锁存器和从锁存器连接的时钟电路以及复位缓冲电路。当D触发器内部主锁存器或从锁存器的敏感节点发生单粒子翻转时，主锁存器错误修复电路与从锁存器错误修复电路会侦测到内部敏感节点瞬态脉冲的产生，进而通过启动延迟单元以及密勒C单元所形成的电路结构，对敏感节点所产生的瞬态脉冲进行处理，保证输出端信号的稳定。
- 一种自适应抗单粒子翻转的D触发器-201910592627.3
- 张曼;徐晚成;郭仲杰;李婷;时光;张先娆;吴龙胜;李海松 - 西安微电子技术研究所
- 2019-07-03 - 2023-02-24 - H03K3/3562
- 本发明公开了一种自适应抗单粒子翻转的D触发器，D触发器有时钟信号输入端C和数据信号输入端D，第一输出端Q和第二输出端QN；时钟输入电路的输入端与时钟信号输入端C连接，输出端分别与开关控制RC滤波结构型主锁存器和开关控制RC滤波结构型从锁存器连接；SEU监测电路分别与开关控制RC滤波结构型主锁存器及开关控制RC滤波结构型从锁存器连接；开关控制RC滤波结构型主锁存器电路分别与数据信号输入端D和开关控制RC滤波结构型从锁存器连接；开关控制RC滤波结构型从锁存器与输出电路连接；输出电路还分别连接第一输出端Q及第二输出端QN。本发明具有良好的单粒子加固能力，并克服了加固触发器不能应用于高速无辐照环境的局限性。
- 基于边缘触发器和敏感锁存器的集成电路及其可编程电路-202210939865.9
- 刘保 - 珠海錾芯半导体有限公司
- 2022-08-05 - 2022-11-01 - H03K3/3562
- 本申请公开了一种基于边缘触发器和敏感锁存器的集成电路及其可编程电路，该集成电路包括：边缘触发时序元件，设置于时序关键路径上的电平敏感锁存器，设置于两个相邻所述电平敏感锁存器之间的主逻辑网络，设置于相邻两个所述边缘触发时序元件之间的副逻辑网络；所述主逻辑网络的输入来自一组相同相位的电平敏感锁存器，所述主逻辑网络的输出到达另一组相同相位的所述电平敏感锁存器。本申请还公开了一种基于边缘触发器和敏感锁存器的集成电路的可编程电路。本申请的基于边缘触发器和敏感锁存器的集成电路及其可编程电路，提升了集成电路性能。
- 具有软错误自修复功能的扫描结构D触发器-202210895151.2
- 曹雪兵;牛爽;高明月;曹中复 - 中国电子科技集团公司第四十七研究所
- 2022-07-28 - 2022-11-01 - H03K3/3562
- 本发明提出一种具有软错误自修复功能的扫描结构D触发器。包括顺序连接的数据输入缓冲电路、扫描控制电路、主锁存器、主锁存器错误探测电路、主锁存器错误纠正电路、从锁存器、从锁存器错误探测电路、从锁存器错误纠正电路以及输出电路，还包括分别与主锁存器和从锁存器连接的时钟电路，所述主锁存器与主锁存器错误纠正电路相连，所述从锁存器与从锁存器错误纠正电路相连。当数据输入信号D或者时钟信号CK由于受到单粒子瞬态的影响，而导致数据输入信号与时钟信号上产生毛刺或文波时，数据输入缓冲电路及时钟电路中的结构通过延迟单元与密勒C单元的连接，实现对单粒子瞬态的抑制。
- D触发器-202110445494.4
- 王超;袁巍;吴飞;葛绘林 - 浙江驰拓科技有限公司
- 2021-04-23 - 2022-10-25 - H03K3/3562
- 本发明提供一种D触发器，包括：连接于数据输入端和数据输出端之间相串联的第一级锁存环路和第二级锁存环路，两级锁存环路结构相同，均包括：第一传输门、反相器、C单元滤波反相器和第二传输门，反相器的输入端连接于第一传输门的输出端，C单元滤波反相器包括串联的第一延时单元和C单元，C单元的两个输入端分别连接至第一延时单元的输入端和输出端，第一延时单元的输入端作为C单元滤波反相器的输入端，与反相器的输出端连接，C单元的输出端作为C单元滤波反相器的输出端；第二传输门的输入端与C单元滤波反相器的输出端连接，第二传输门的输出端与反相器的输入端连接。本发明能够保证当锁存环路输出端出现短脉冲信号时，锁存数据不翻转。
- 信号生成电路及存储器-202110328196.7
- 常利平;胡滨 - 长鑫存储技术有限公司
- 2021-03-26 - 2022-09-30 - H03K3/3562
- 本发明实施例提供一种信号生成电路及存储器，信号生成电路包括：时钟延迟模块，用于延迟初始脉冲信号，输出中间信号，中间信号相较于初始脉冲信号延迟第一延迟时长，第一延迟时长等于一个或多个时钟周期；物理延迟模块，用于延迟中间信号，以输出目标信号，若物理延迟模块的实际延迟时长等于第二延迟时长，则目标信号相较于初始脉冲信号延迟目标时长，实际延迟时长与第二延迟时长的差值在第一预设范围内波动，第二延迟时长越短，第一预设范围越窄；生成模块，用于输出功能脉冲信号，功能脉冲信号的脉冲宽度等于初始脉冲信号和目标信号的上升沿时刻的时间间隔。本发明实施例有利于准确控制功能脉冲信号的脉冲宽度。
- 用于触发器的时序电路布置-202110367122.4
- 线怀鑫;孟庆超;周阳;谢尚志 - 台湾积体电路制造股份有限公司;台积电（南京）有限公司
- 2021-04-06 - 2022-08-19 - H03K3/3562
- 本申请涉及用于触发器的时序电路布置。一种集成电路，包括第一时间延迟电路、第二时间延迟电路和具有门控输入电路和传输门的主从触发器。第一时间延迟电路具有被配置为接收第一时钟信号的第一输入端和具有被配置为生成第二时钟信号的第一输出端。第二时间延迟电路具有被配置为接收第二时钟信号的第二输入端和具有被配置为生成第三时钟信号的第二输出端。传输门被配置为接收用于控制传输门的传输状态的第一时钟信号和第二时钟信号。门控输入电路被配置为具有由第二时间延迟电路的第二输出端处的第三时钟信号控制的输入传输状态。
- 一种可异步置数的可逆单边沿D触发器-202110055806.0
- 吴钰;王伦耀;夏银水;储著飞 - 宁波大学
- 2021-01-15 - 2022-03-29 - H03K3/3562
- 本发明公开了一种可异步置数的可逆单边沿D触发器，其由2个Feynman可逆逻辑门和4个Fredkin可逆逻辑门构成，其具有异步置数使能信号输入端、时钟信号输入端、数据输入端、预置数输入端、第一逻辑低电平输入端、第二逻辑低电平输入端、第三逻辑低电平输入端，以及异步置数使能信号输出端、触发器现态信号输出端、第一垃圾位输出端、第二垃圾位输出端、第三垃圾位输出端、2个用于输出时钟信号或逻辑低电平信号的信号输出端；优点是其具有单边沿D触发器功能，且具有异步置数功能，有利于使可逆时序逻辑电路在异步置数后从确定的初始状态运行或从错误状态回到可以控制的确定状态。
- 数字指纹生成电路、生成方法和电子设备-202010788358.0
- 魏祥野;修黎明 - 京东方科技集团股份有限公司;北京京东方技术开发有限公司
- 2020-08-07 - 2022-02-18 - H03K3/3562
- 本公开实施例提供了一种数字指纹生成电路、方法及电子设备。数字指纹生成方法，根据电路器件和输入信号的固有特征生成数字指纹，包括：从外部输入输入信号；根据所述输入信号和反馈信号的频率和相位关系生成频率关系指示信号和相位关系指示信号；根据频率关系指示信号生成频率控制信号；根据频率控制信号和脉冲信号的频率生成中间信号；对中间信号进行分频，生成所述反馈信号，根据所述输入信号和反馈信号的固有抖动生成数字指纹。
- 一种基于TFET的主从触发器-202111307187.6
- 卢文娟;赵宇昕;彭春雨;朱志国;吴秀龙;蔺智挺;陈军宁 - 安徽大学;合肥市微电子研究院有限公司
- 2021-11-05 - 2022-02-15 - H03K3/3562
- 本发明公开了一种基于TFET的主从触发器，包括主触发器和从触发器；主触发器包括五个NTFET晶体管和五个PTFET晶体管，这五个NTFET晶体管依次记为N1～N5，这五个PTFET晶体管依次记为P1～P5；该主从触发器的触发器信号输入端D作为主触发器信号输入；从触发器包括五个NTFET晶体管和五个PTFET晶体管，这五个NTFET晶体管依次记为N6～N10，这五个PTFET晶体管依次记为P6～P10；主触发器信号输出端Q1作为从触发器信号输入；从触发器信号输出为该主从触发器的触发器信号输出端Q。本发明可以提高数据传输的稳定性，解决了TFET应用在传统传输门触发器的数据传输稳定性问题。
- 一种消除竞争冒险现象的异步复位D触发器-202111226620.3
- 师路欢;高唯欢;胡晓明 - 上海华力集成电路制造有限公司
- 2021-10-21 - 2022-02-11 - H03K3/3562
- 本发明提供一种消除竞争冒险现象的异步复位D触发器，第一反相器输入端连接输入信号；第一反相器输出端与第一传输门电路输入端连接；第一传输门电路输出端与主锁存器输入端连接；主锁存器输出端与第二传输门的输入端连接；第二传输门输出端与从锁存器输入端连接；从锁存器输出端与第二反相器输入端连接；第二反相器输出端输出异步复位D触发器的输出信号；第三反相器的输入端连接从锁存器的复位信号；第三反相器的输出端连接主锁存器的复位信号取反后的信号。本发明在有效消除异步复位D触发器中输入信号和复位信号的竞争问题的同时不增加冗余缓冲电路，不需要增加电容，消除尖峰脉冲现象保证了电路稳定，保证时序正常且稳定。
- 时序逻辑闸电路及传感设备-202120532921.8
- 邬东强;王钧彝 - 重庆思柏高科技有限公司;南京易端信息科技有限公司
- 2021-03-15 - 2021-12-24 - H03K3/3562
- 本实用新型提供一种时序逻辑闸电路及传感设备，所述时序逻辑闸电路包括：预设序列设置电路、移位寄存器电路以及信号序列输出电路，所述移位寄存器电路分别与所述预设序列设置电路和所述信号序列输出电路连接；所述预设序列设置电路用于生成预设数字序列；移位寄存器电路用于接收目标功能信号，并在接收到所述目标功能信号中的触发信号后，将预设数字序列传输至信号序列输出电路；由信号序列输出电路将预设数字序列进行输出。这种时序逻辑闸电路无需单芯片、内存等元件即可实现预设数字序列的输出，进而实现目标功能事件的表征，硬件成本低廉，可靠度高，且结构简单，开发过程较快。
- 一种触发器-202120810168.4
- 蒋维;叶甜春;罗军;赵杰;王云 - 广东省大湾区集成电路与系统应用研究院;澳芯集成电路技术（广东）有限公司
- 2021-04-20 - 2021-10-22 - H03K3/3562
- 本申请提供一种触发器。在该触发器中，各个MOS管按照预设连接关系进行连接，以实现相应的触发功能，比如，置0或置1等；并且，在该触发器中，由于至少一个MOS管采用FDSOI‑MOS管，所以使得该触发器在实际运行过程中的漏电流得到减少，从而降低了漏电流对自身运行造成的影响；另外，采用FDSOI‑MOS管后，由于FDSOI‑MOS管具有极小的阈值电压的变化性，即具有更好的阈值电压的均匀性，进而也有利于与该触发器相对应的数字集成电路的时序收敛。
- 主从D触发器和包括主从D触发器的集成电路-202110270906.5
- 托马斯·屈内蒙德;安东·胡伯 - 英飞凌科技股份有限公司
- 2021-03-12 - 2021-09-14 - H03K3/3562
- 公开了一种主从D触发器和包括主从D触发器的集成电路。该主从D触发器包括：主电路，其被配置成接收输入信号并且根据输入信号产生两个第一中间信号；传输电路，其连接至主电路，并且包括至少两个逻辑门和用于将时钟信号施加到每个门的一个输入的时钟连接，其中，门被配置成根据第一中间信号和时钟信号提供两个第二中间信号；以及从电路，其连接至传输电路以从第二中间信号形成触发器的至少一个输出信号。从电路被配置成在第二中间信号具有在先前的状态对之后的预定状态对的情况下，维持由先前的状态对给出的至少一个输出信号，并且传输电路具有控制输入并且被配置成响应于控制输入处的预定控制信号状态而生成具有预定状态对的第二中间信号。
- 一种用于DS18B20温度传感器的总线信号隔离电路-202023109108.4
- 张亚莉;黄鑫荣;肖文蔚;王林琳;颜康婷;高启超;赵德华;田昊鑫;刘含超;卢小阳;祁媛 - 华南农业大学
- 2020-12-22 - 2021-08-24 - H03K3/3562
- 本实用新型公开了一种用于DS18B20温度传感器的总线信号隔离电路，包括：短路保护模块、计数器、时钟信号模块、指示电路和电源模块；短路保护模块包括iic总线信号端、温度传感器、N沟道场效应管、电感RT6、电感RT7、三极管QR1和三极管QR2；N沟道场效应管挂于iic总线与温度传感器信号线之间，其栅极连接QR1集电极，QR1集电极连接RT6一端，RT6另一端连接高电平，QR1发射级接地，QR1基极连接计数器；QR2发射极连接温度传感器信号线，QR2集电极连接RT7一端，RT7另一端连接高电平；两个三极管的基极连接计数器的同一脉冲输出端；N沟道场效应管的漏极连接电源模块。本实用新型在温度传感器故障时与连接单线断开同时不影响单线上整体的温度传感器正常工作，从而提高总体工作稳定性。
- 非易失性CMOS忆阻器及其构成的可重构阵列架构-202110254589.8
- 王春华;邓全利;徐聪;洪庆辉;孙晶茹 - 湖南大学
- 2021-03-09 - 2021-06-29 - H03K3/3562
- 本发明公开了一种CMOS差分输入电流传输跨导放大器电路(VDCCTA)，以及基于VDCCTA构成的忆阻器电路和由忆阻器构成的可重构交叉阵列。VDCCTA的电流输出端Z端可实现有信号输入时输出阻值为有限值，无信号输入时输出阻值趋于无穷大的特性。由所提出的VDCCTA电路构成的接地型和浮地型忆阻器具有非易失的特性，可以用于多种忆阻器的应用电路(忆阻器神经网络电路，忆阻器混沌电路等)。为解决普遍存在于由忆阻器构成阵列电路中的漏电路径问题，本发明提出了由行列双开关控制的2S1R忆阻器可重构阵列。提出的忆阻器电路及忆阻器可重构阵列电路结构灵活应用领域广泛。
- 一种基于FinFET的主从触发器-201810092762.7
- 胡建平;朱昊天 - 宁波大学
- 2018-01-31 - 2021-06-15 - H03K3/3562
- 本发明公开了一种基于FinFET的主从触发器，包括输入电路、主锁存器和从锁存器，输入电路包括第一反相器、第二反相器和第三反相器，主锁存器包括第一FinFET管、第二FinFET管、第三FinFET管、第四FinFET管和第四反相器；从锁存器包括第五FinFET管、第六FinFET管、第七FinFET管、第八FinFET管、第五反相器和第六反相器；优点是在具有正确的工作逻辑的基础上，电路结构简单，采用数量较少的晶体管来实现触发器功能，在工作状态时，其工作电流主要由主锁存器中的电流和从锁存器中的电流组成，主锁存器和从锁存器交替工作，在不影响电路性能的情况下，电路面积、功耗和功耗延时积均较小。
- 时序逻辑闸电路及传感设备-202110276948.X
- 邬东强;王钧彝 - 重庆思柏高科技有限公司;南京易端信息科技有限公司
- 2021-03-15 - 2021-06-01 - H03K3/3562
- 本发明提供一种时序逻辑闸电路及传感设备，所述时序逻辑闸电路包括：预设序列设置电路、移位寄存器电路以及信号序列输出电路，所述移位寄存器电路分别与所述预设序列设置电路和所述信号序列输出电路连接；所述预设序列设置电路用于生成预设数字序列；移位寄存器电路用于接收目标功能信号，并在接收到所述目标功能信号中的触发信号后，将预设数字序列传输至信号序列输出电路；由信号序列输出电路将预设数字序列进行输出。这种时序逻辑闸电路无需单芯片、内存等元件即可实现预设数字序列的输出，进而实现目标功能事件的表征，硬件成本低廉，可靠度高，且结构简单，开发过程较快。
- D型触发器电路-201980038064.1
- 小林和淑;古田润;山田晃大 - 国立大学法人京都工芸纤维大学;道芬设计公司
- 2019-05-30 - 2021-03-26 - H03K3/3562
- D型触发器电路(1)为向一般的D型触发器电路具有的pMOS晶体管(p1)～(p7)、(p11)～(p15)和nMOS晶体管(n1)～(n7)、(n11～(n15)追加了pMOS晶体管(p8)和nMOS晶体管(n8)的结构。
- 一种用于DS18B20温度传感器的总线信号隔离电路-202011525284.8
- 张亚莉;黄鑫荣;肖文蔚;王林琳;颜康婷;高启超;赵德华;田昊鑫;刘含超;卢小阳;祁媛 - 华南农业大学
- 2020-12-22 - 2021-03-26 - H03K3/3562
- 本发明公开了一种用于DS18B20温度传感器的总线信号隔离电路，包括：短路保护模块、计数器、时钟信号模块、指示电路和电源模块；短路保护模块包括iic总线信号端、温度传感器、N沟道场效应管、电感RT6、电感RT7、三极管QR1和三极管QR2；N沟道场效应管挂于iic总线与温度传感器信号线之间，其栅极连接QR1集电极，QR1集电极连接RT6一端，RT6另一端连接高电平，QR1发射级接地，QR1基极连接计数器；QR2发射极连接温度传感器信号线，QR2集电极连接RT7一端，RT7另一端连接高电平；两个三极管的基极连接计数器的同一脉冲输出端；N沟道场效应管的漏极连接电源模块。本发明在温度传感器故障时与连接单线断开同时不影响单线上整体的温度传感器正常工作，从而提高总体工作稳定性。
- 一种用于精准采集侧信道攻击过程中能量迹的D触发器-202011378847.5
- 刘博;郑鲲鲲 - 广东澳鸿科技有限公司
- 2020-12-01 - 2021-03-09 - H03K3/3562
- 本发明公开了一种用于精准采集侧信道攻击过程中能量迹的D触发器，其包括在D触发器的Q端加入由电阻R1和多个MOS管组成的用于功耗放大的电流通路，多个MOS管包括MOS管NM14，MOS管NM7和MOS管PM7，所述MOS管NM14的栅极分别与MOS管NM7和MOS管PM7的源极相连后作为D触发器的Q输出端，MOS管NM14的漏级通过电阻R1连接电源VDD，MOS管NM14的源极连接MOS管NM7的漏级，所述MOS管NM7的栅极与所述MOS管PM7的栅极相连，MOS管PM7的漏级连接电源VDD。本发明相比于其他现有D触发器，极大的增强了寄存器翻转时的功耗，使得有用的加密数据得以浮现。
- 逻辑电路、处理单元、电子构件以及电子设备-201580054805.7
- 上杉航;田村辉;矶部敦生 - 株式会社半导体能源研究所
- 2015-10-01 - 2021-02-02 - H03K3/3562
- 在逻辑电路中设置的保持电路能够进行电源门控。保持电路包括第一端子、节点、电容器以及第一晶体管至第三晶体管。第一晶体管控制第一端子与逻辑电路的输入端子之间的电连接。第二晶体管控制逻辑电路的输出端子与节点之间的电连接。第三晶体管控制节点与逻辑电路的输入端子之间的电连接。第一晶体管的栅极与第二晶体管的栅极电连接。在数据保持期间中，节点处于电浮动状态。节点的电压被电容器保持。
- 专利分类
