[发明专利]一种快速锁定鉴频鉴相器及锁相环有效
| 申请号： | 201811510913.2 | 申请日： | 2018-12-11 |
| 公开（公告）号： | CN109639269B | 公开（公告）日： | 2023-08-01 |
| 发明（设计）人： | 韩志强;沙伊德 | 申请（专利权）人： | 海信视像科技股份有限公司 |
| 主分类号： | H03L7/095 | 分类号： | H03L7/095 |
| 代理公司： | 北京弘权知识产权代理有限公司 11363 | 代理人： | 逯长明;许伟群 |
| 地址： | 266555 山东省青*** | 国省代码： | 山东;37 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请提供了一种快速锁定鉴频鉴相器和锁相环，包括第一触发器、第二触发器、第三触发器、第四触发器、第一或门和第二或门；第一触发器和第二触发器的数据输入端分别连接高电平；第一触发器和第二触发器的时钟端分别连接参考时钟和反馈时钟；第三触发器的数据输入端连接第一触发器的数据输出端，第三触发器的时钟端连接参考时钟；第四触发器的数据输入端连接第二触发器的数据输出端，第四触发器的时钟端连接反馈时钟；第一或门的第一输入端和第二输入端分别连接第一触发器的数据输出端和第三触发器的数据输出端；第二或门的第一输入端和第二输入端分别连接第二触发器的数据输出端和第四触发器的数据输出端。加快锁相环的锁定速度，缩短锁定时间。 | ||
| 搜索关键词： | 一种 快速 锁定 鉴频鉴相器 锁相环 | ||
【主权项】：
1.一种快速锁定鉴频鉴相器，包括第一触发器和第二触发器，其特征在于，还包括第三触发器、第四触发器、第一或门和第二或门；其中，所述第一触发器的数据输入端和所述第二触发器的数据输入端分别连接高电平1；所述第一触发器的时钟端连接参考时钟，所述第二触发器的时钟端连接反馈时钟；所述第三触发器的数据输入端连接所述第一触发器的数据输出端，所述第三触发器的时钟端连接参考时钟；所述第四触发器的数据输入端连接所述第二触发器的数据输出端，所述第四触发器的时钟端连接反馈时钟；所述第一或门的第一输入端连接所述第一触发器的数据输出端，所述第一或门的第二输入端连接所述第三触发器的数据输出端；所述第二或门的第一输入端连接所述第二触发器的数据输出端，所述第二或门的第二输入端连接所述第四触发器的数据输出端。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于海信视像科技股份有限公司，未经海信视像科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811510913.2/，转载请声明来源钻瓜专利网。
- 上一篇：D触发器及鉴频鉴相器电路
- 下一篇：一种压控振荡器电路
- 同类专利
- 一种适用于模拟锁相环的锁定检测电路-201810834220.2
- 张潭;周骏;王龙峰;山永启;姚评 - 四川知微传感技术有限公司
- 2018-07-26 - 2023-09-26 - H03L7/095
- 本发明公开了一种适用于模拟锁相环的锁定检测电路，所述锁定检测电路包括：状态采样电路、状态扩展电路；锁相环鉴相器的输出信号VUP、锁相环鉴相器的输出信号VDN、锁相环的输入时钟信号Fin、锁相环的反馈时钟信号Fbck、使能信号EN接状态采样电路的输入；状态采样电路输出信号为XPL0、FDD信号，XPL0、FDD信号、使能信号EN接状态扩展电路的输入，PLOCK为锁相检测电路输出信号，PLOCK为高表示锁相环处于锁定状态，PLOCK为低表示锁相环处于失锁状态；解决了现有模拟锁相环系统的不足，实现了模拟锁相环状态检测电路简单，可靠性高，可移植性高，成本低。
- 一种基于锁相回路的频带搜索方法-202310856780.9
- 黄裕钧;蒋平;张珍瑜;王航;吴茂林 - 南京齐芯半导体有限公司
- 2023-07-13 - 2023-09-22 - H03L7/095
- 本发明公开了一种基于锁相回路的频带搜索方法，包括：选择一个频带，设置锁相回路进行跟踪，在跟踪等待时间内设置M个输出电压读取点，当在M个输出电压读取点读取到连续N个输出电压满足条件时，记录当前频带及最后一次输出电压值，结束该频带搜索；当读取的输出电压中不存在连续N个输出电压满足条件时，在跟踪等待时间计时结束后进行最后输出电压确认，若电压满足条件时，记录当前频带及最后一次输出电压值，若电压不满足条件时，结束该频带搜索往下一个频带搜索。本发明在原本较长等待时长内通过设置多个输出电压读取点，当存在连续多个输出电压满足条件即停止频带搜索，避免后续进行多余的等待，节省系统资源，提升整体效率。
- 时钟数据恢复电路的锁定检测电路、方法及电子设备-202310583171.0
- 何力 - 北京奕斯伟计算技术股份有限公司
- 2023-05-22 - 2023-09-08 - H03L7/095
- 本申请提供一种时钟数据恢复电路的锁定检测电路、方法及电子设备。其中时钟数据恢复电路的锁定检测电路包括：计数电路，用于在时钟数据恢复电路处于工作状态的情况下，对外部时钟进行计数，并在计数次数达到计数阈值时，输出目标高电平信号；外部时钟为时钟数据恢复电路的系统时钟；反相电路，用于对目标高电平信号进行反相处理，确定目标低电平信号；数模转换电路，用于对数字积分通路输出的数字电压信号进行数模转换，确定模拟电压信号；比较电路，用于基于模拟电压信号和阈值电压进行比较，确定比较结果；逻辑门电路，用于基于目标低电平信号和比较结果，确定锁定检测结果。本申请既能避免输出假的锁定指示信号，也能适用于高速串行通信应用。
- 锁相环锁定检测电路、方法、芯片及电子设备-202310619123.2
- 蔡炎;刘帅锋 - 合肥市芯海电子科技有限公司
- 2023-05-25 - 2023-08-15 - H03L7/095
- 本申请实施例提供了一种锁相环锁定检测电路、方法、芯片及电子设备，该锁相环锁定检测电路，包括：相移模块，用于对第一信号进行第一相移得到第一相移信号，对第一信号进行第二相移得到第二相移信号，第二相移与第一相移的相移方向相反，该第一信号为锁相环的参考时钟信号和反馈时钟信号中的一个；检测模块，用于基于第一相移信号采样第二信号得到第一检测信号，基于第二相移信号采样第二信号得到第二检测信号，该第二信号为参考时钟信号和反馈时钟信号中的另一个；生成模块，用于基于第一检测信号和第二检测信号生成指示信号，该指示信号用于指示锁相环是否锁定。该实施例能够准确检测锁相环是否处于锁定状态。
- 一种快速锁定鉴频鉴相器及锁相环-201811510913.2
- 韩志强;沙伊德 - 海信视像科技股份有限公司
- 2018-12-11 - 2023-08-01 - H03L7/095
- 本申请提供了一种快速锁定鉴频鉴相器和锁相环，包括第一触发器、第二触发器、第三触发器、第四触发器、第一或门和第二或门；第一触发器和第二触发器的数据输入端分别连接高电平；第一触发器和第二触发器的时钟端分别连接参考时钟和反馈时钟；第三触发器的数据输入端连接第一触发器的数据输出端，第三触发器的时钟端连接参考时钟；第四触发器的数据输入端连接第二触发器的数据输出端，第四触发器的时钟端连接反馈时钟；第一或门的第一输入端和第二输入端分别连接第一触发器的数据输出端和第三触发器的数据输出端；第二或门的第一输入端和第二输入端分别连接第二触发器的数据输出端和第四触发器的数据输出端。加快锁相环的锁定速度，缩短锁定时间。
- 锁相回路-201810742135.3
- 塔里克·萨里科 - 恩智浦有限公司
- 2018-07-06 - 2023-07-25 - H03L7/095
- 本发明公开一种用于产生频率线性调频脉冲的锁相回路。锁相回路包括：相位频率检测器，其配置成在第一输入端处接收参考频率信号；低通滤波器，其配置成在滤波器输入端处接收来自相位频率检测器的电流，且输出控制电压；压控振荡器，其配置成响应于接收到控制电压而在输出端处产生频率线性调频脉冲；反馈路径，其将压控振荡器的输出端连接到相位频率检测器的第二输入端，反馈路径包括分频器；以及计时模块，其配置成产生重置脉冲。低通滤波器包括：多个电容器，其在滤波器输入端与共同电压线之间并联连接；以及电压源，其配置成产生初始控制电压。
- 半导体装置以及数据同步方法-201810155003.0
- 上原辉昭 - 拉碧斯半导体株式会社
- 2018-02-23 - 2023-07-18 - H03L7/095
- 本发明涉及半导体装置以及数据同步方法。在将与第一时钟信号同步的输入数据与第二时钟信号同步化时，生成将第二时钟信号延迟规定时间后的信号来作为第一延迟时钟信号，生成将第一延迟时钟信号延迟规定时间后的信号来作为第二延迟时钟信号。在此，在第二时钟信号从第一逻辑值转变为第二逻辑值的定时将输入数据导入并得到为第一导入数据，并且，在第二延迟时钟信号从第一逻辑值转变为第二逻辑值的定时将输入数据导入并得到为第二导入数据。此外，将第二时钟信号从第一逻辑值转变为第二逻辑值的时间点处的第一时钟信号的值导入为第一时钟值，将第一延迟时钟信号从第一逻辑值转变为第二逻辑值的时间点处的第一时钟信号的值导入为第二时钟值。
- 具有电超负载保护电路的锁相回路-201710357540.9
- C.S.梁 - 太浩研究有限公司
- 2017-05-19 - 2023-07-11 - H03L7/095
- 提供一种具有锁相回路（PLL）的集成电路。PLL可包括相位频率检测器、电荷泵、源极跟随器电路、可变振荡器、频率分割器和控制块。相位频率检测器可配置成将反馈时钟信号对齐或锁定到参考时钟信号。控制块包括用于确定参考时钟信号或反馈时钟信号是否已停止切换的时钟丢失检测电路。响应于检测到对于参考或反馈时钟信号的时钟丢失事件，控制块可禁用相位频率检测器以将电荷泵置于三态模式中，并且可对源极跟随器电路应用预定偏置电压以帮助最小化电超负载。
- 一种单相频率自适应锁相环-202010407291.1
- 杨仁增;张良;肖迎群 - 贵州理工学院
- 2020-05-14 - 2023-06-16 - H03L7/095
- 本发明公开的一种单相频率自适应锁相环，包括消除直流偏置模块、正交信号生成模块、正序基波信号分离模块、正序基波信号锁相模块，所述消除直流偏置模块、正交信号生成模块、正序基波信号分离模块、正序基波信号锁相模块基于采用广义二阶积分器设计的频率自适应滤波器，可从谐波畸变严重的两路正交电网信号中分离出电网基波正序分量，并抑制两路正交信号可能的不平衡问题对锁相环相角与频率检测误差的影响，滤波器参数的整定简洁方便，可提高锁相环的相角检测精度，可消除电网及并网变流器中不易解决的直流偏置问题。
- 锁相环锁定检测电路-202010259312.X
- 刘志华;周建冲 - 上海安路信息科技股份有限公司
- 2020-04-03 - 2023-06-02 - H03L7/095
- 本发明提供了一种锁相环锁定检测电路，包括环路锁定检测电路、参考时钟检测电路和与门，所述环路锁定检测电路的输出端与所述与门的第一输入端连接，所述参考时钟检测电路的输出端与所述与门的第二输入端连接。所述锁相环锁定检测电路中，包括环路锁定检测电路、参考时钟检测电路和与门，在所述环路锁定检测电路的基础上增加了所述参考时钟检测电路，从而避免了参考时钟丢失时锁定检测电路出现错报或迟报的情况。
- 一种面向故障锁相环测试电路-201910583490.5
- 蔡志匡;王子轩;张翼;吉新村;刘婷婷;肖建 - 南京邮电大学
- 2019-07-01 - 2022-11-15 - H03L7/095
- 本发明提供一种面向故障锁相环测试电路，包括FOT测试控制电路和FOT故障检测电路。其中，FOT测试控制电路由脉冲宽度检测电路、锁定状态判断电路以及分频数变化检测电路组成，FOT故障检测电路主要由故障信息捕获电路、CRC校验码生成电路和CRC校验码比较电路组成。FOT测试控制电路用于锁相环锁定状态的判断，并控制FOT故障检测电路捕获故障信息，实现锁相环在线BIST测试。本电路采用具有强检错能力的CRC编码技术进行故障检测，可以实现指定故障模型的较高故障覆盖率，有效降低测试成本，并且不会对锁相环的性能造成影响。
- 锁定检测电路和具有锁定检测功能的锁相器-202210867801.2
- 范明俊 - 上海联影微电子科技有限公司
- 2022-07-21 - 2022-09-20 - H03L7/095
- 本发明涉及一种锁定检测电路和具有锁定检测功能的锁相器。通过对锁相器中鉴相器的两路输出脉冲信号进行脉冲宽度比较，并输出脉冲宽度差信号，然后由阈值判断电路根据该脉冲宽度差信号判断两路脉冲信号的宽度差值是否大于阈值，若大于阈值，则说明锁相器的锁定不符合预期，若小于或等于阈值，则说明锁相器的锁定结果在预期允许的范围内，分别对应输出第一信号和第二信号来表征该情况。锁定判断器根据第一信号和第二信号来最终判断锁相器是否锁定。锁定判断器可在一收到第一信号时即判定锁相器未锁定，也可在一个预设时间段内监测第一信号出现的次数，若出现的次数超过预设次数，则判定锁相器未锁定。反之则潘判断锁定。该实现方式，检测精度高。
- 锁相环失锁检测电路、锁相环、射频芯片和无线收发器-202220155109.2
- 不公告发明人 - 深圳数马电子技术有限公司
- 2022-01-20 - 2022-07-12 - H03L7/095
- 本申请涉及一种锁相环失锁检测电路、锁相环、射频芯片和无线收发器。该电路包括锁存器和反馈模块；所述锁存器的置位端用于接收锁相环的鉴相器所输出的信号；所述锁存器的复位端与所述反馈模块的输出端连接；所述锁存器的输出端与所述反馈模块的输入端连接，且所述锁存器的输出端用于输出状态指示信号。采用本申请的电路能够自动清除失锁信号。
- 相位锁定检测方法及其电路、锁相环-201810043045.5
- 张启帆;张海军;蒋松鹰;姚炜 - 上海艾为电子技术股份有限公司
- 2018-01-17 - 2022-04-15 - H03L7/095
- 本申请实施例提供了一种相位锁定检测方法及其电路、锁相环，方法包括：根据超前相位差信号和滞后相位差信号，生成第一时钟信号以及第二时钟信号；根据所述第一时钟信号以及控制信号，生成第三时钟信号；根据所述第二时钟信号以及第三时钟信号，生成相位比较输出信号，以进行相位锁定的检测，从而有效地实现了锁相环是否提供了稳定的时钟信号的检测。
- 一种适用于电荷泵锁相环的可配置锁定检测电路-201810054077.5
- 杨铭谦;陈雷;王科迪;张健;李智;李学武;张彦龙 - 北京时代民芯科技有限公司;北京微电子技术研究所
- 2018-01-19 - 2022-03-15 - H03L7/095
- 本发明提供了一种适用于电荷泵锁相环的可配置锁定检测电路，包括时钟相位差比较电路、锁定计数器B203、失锁计数器B204和SR锁存器SR251，时钟相位差比较电路，接收对外部输入的两路时钟信号进行相位差比较，当相位差绝对值小于等于时间窗长度时，使能锁定计数器B203，复位并禁用失锁计数器B204；否则，使能失锁计数器B204，复位并禁用锁定计数器B203；锁定计数器B203和失锁计数器B204的输出端连接SR锁存器SR251的R端和S端，SR锁存器SR251的输出端为可配置锁定检测电路的锁定指示信号。该电路可降低“假失锁”发生的概率，提高锁定检测电路的可靠性。
- 延迟锁相回路及其相位锁定方法-202010685549.4
- 孙启翔;魏仕秾 - 华邦电子股份有限公司
- 2020-07-16 - 2022-01-18 - H03L7/095
- 本发明提供一种延迟锁相回路及其相位锁定方法被提出。延迟锁相回路包括第一除频器、延迟串、倍频器、第二除频器、相位检测及控制电路以及设定信号产生器。第一除频器产生除频参考频率信号。第二除频器对输出频率信号除频以产生互补的第一反馈频率信号以及第二反馈频率信号，并依据设定信号以选择第一反馈频率信号或第二反馈频率信号来产生选中反馈频率信号。相位检测及控制电路比较选中反馈频率信号以及除频参考频率信号的相位来产生延迟控制信号。设定信号产生器使第一反馈频率信号对除频参考频率信号取样以产生设定信号。
- 一种DLL锁定指示电路及方法-201911042422.4
- 吴江 - 中国电子科技集团公司第五十八研究所
- 2019-10-30 - 2021-11-30 - H03L7/095
- 本发明公开一种DLL锁定指示电路及方法，属于集成电路设计技术领域。所述DLL锁定指示电路包括鉴相器模块、电荷泵/环路滤波器模块、压控延时线模块和锁定指示模块，其中所述鉴相器模块比对CLKD_0、CLKD_N、CLKD_2N三个输入时钟之间的相位差，并输出脉冲控制信号UP、DN；所述电荷泵/环路滤波器模块根据脉冲控制信号UP、DN对控制电压V
- 一种带误码消除功能的锁定指示器电路-201711099120.1
- 张宁;王志利;钱翼飞;叶立 - 上海华力微电子有限公司
- 2017-11-09 - 2021-10-01 - H03L7/095
- 本发明公开了一种带误码消除功能的锁定指示器电路，包括：锁定解锁检测器，用于检测输入时钟CLK1与基准时钟CLK2处于锁定还是解锁状态，通过于解锁和锁定状态中加入保持状态以消除误码，并输出锁定许可ENLOCK和解锁信号UNLOCK至锁定指示生成电路；锁定指示生成电路，用于将锁定许可ENLOCK和解锁信号UNLOCK转换为锁定指示信号LOCK，通过本发明，可以达到消除误码的目的。
- 一种用于时钟数据恢复电路的锁定检测电路-202022764023.3
- 魏来 - 灿芯半导体（苏州）有限公司
- 2020-11-25 - 2021-06-11 - H03L7/095
- 本实用新型公开了一种用于时钟数据恢复电路的锁定检测电路，时钟数据恢复电路输出投票结果数值，包括：累加器、延迟器、触发器和比较器，所述累加器的一个输入端接收投票结果数值，另一个输入端连接所述延迟器的输出端；所述累加器的输出端连接所述延迟器的输入端和所述触发器的第一输入端；所述触发器的第二输入端接收外部的时钟数据恢复电路环路采样时钟；所述触发器的输出端连接所述比较器的第一输入端，所述比较器的第二输入端接收锁定检测电路的判断阈值。本实用新型在输入是数据信号时，可以有效判断电路是否锁定或失锁。
- 一种锁相环的锁定检测电路-202021744434.X
- 张迪;龚川 - 长沙泰科阳微电子有限公司
- 2020-08-19 - 2021-05-11 - H03L7/095
- 本实用新型提供了一种锁相环的锁定检测电路，主要包括锁定检测主电路和输入电路，所述输入检测电路用于检测锁相环的输入时钟信号的频率范围，以输出表征所述输入信号频率范围的模式信号，所述锁定检测主电路根据所述模式信号的状态选择的不同的计数模式对所述锁相环和输入时钟信号和输出反馈时钟信号进行计数，并根据每个计数模式下的计数结果输出锁定检测信号，以指示当前所述锁相环是否处于锁定状态。本实用新型提供的所述锁定检测电路检测误差低、所述锁相环的不同输入时钟频率的锁定时间差较小、电路结构简单且易于实现。
- 串行通信中适应可变带宽的时钟数据恢复锁定检测电路-201810592414.6
- 袁帅;栾文焕;王自强;张春;王志华 - 清华大学
- 2018-06-11 - 2021-05-04 - H03L7/095
- 本发明属于集成电路设计技术领域，为高速串行通信中适应可变带宽的时钟数据恢复锁定检测电路，滤波器输出的超前/滞后信号分别输入至两组移位寄存器，并作为相互的复位信号。将两组移位寄存器的输出进行或非逻辑，即得到CDR_LOCK信号。对于不同带宽的滤波器，本发明CDR锁定检测电路自动调整锁定检测电路中移位寄存器的分辨率，既能够避免当CDR锁定检测电路中的移位寄存器位数较少时，CDR已经锁定，early和late交替出现的个数却超出CDR锁定检测电路所设定的阈值，导致CDR_LOCK信号不能稳定在高电平的情况，又可以解决当移位寄存器位数较多时，无论CDR是否锁定都会输出高电平的问题，提高了CDR锁定检测电路的准确性，PCS端也能够获得正确的CDR_LOCK指示信号。
- 一种基于MCU的锁相环锁定检测方法和MCU-201710891280.3
- 彭新朝;徐以军;白晓宁;殷慧萍;谢育桦;张亮;冯玉明;王静 - 珠海格力电器股份有限公司
- 2017-09-27 - 2021-03-23 - H03L7/095
- 本发明公开了一种基于MCU的锁相环锁定检测方法和MCU，该MCU包括模数转换器、存储单元和数据处理单元，所述模数转换器与所述存储单元相连接，所述存储单元与所述数据处理单元相连接；利用所述模数转换器每间隔一预设时间段检测锁相环中压控振荡器的输入电压，获得与所述输入电压对应输出数据，并将所述输出数据存储到所述存储单元；利用所述数字处理单元判断在N个所述预设时间段中每个预设时间段，所述存储单元中存储的输出数据的变化量，从而判定所述锁相环稳定锁定。充分利用了MCU中的现有资源，判断锁相环的稳定锁定，不需要额外增加MCU的内部和外部资源，成本低且能够有效精准的判断锁相环的稳定锁定。
- 一种基于时间电压转换器的锁相环锁定检测电路-201810322005.4
- 席娜;林福江;叶甜春 - 中国科学技术大学
- 2018-04-11 - 2021-03-09 - H03L7/095
- 本发明公开了一种基于时间电压转换器的锁相环锁定检测电路，包括时间电压转换器和钟控比较器；并联连接的时间电路转换器分别与钟控比较器连接，钟控比较器输出为锁定检测结果信号；所述两个时间数字转换器的输入端分别与输入参考信号和分频器输出信号相连，所述两个时间数字转换器的输出端分别与钟控比较器的两个输入端口相连，所述钟控比较器的输出端为锁相环锁定检测器输出端。
- 一种用于时钟数据恢复电路的锁定检测电路-202011336539.6
- 魏来 - 灿芯半导体（苏州）有限公司
- 2020-11-25 - 2021-01-19 - H03L7/095
- 本发明公开了一种用于时钟数据恢复电路的锁定检测电路，时钟数据恢复电路输出投票结果数值，包括：累加器、延迟器、触发器和比较器，所述累加器的一个输入端接收投票结果数值，另一个输入端连接所述延迟器的输出端；所述累加器的输出端连接所述延迟器的输入端和所述触发器的第一输入端；所述触发器的第二输入端接收外部的时钟数据恢复电路环路采样时钟；所述触发器的输出端连接所述比较器的第一输入端，所述比较器的第二输入端接收锁定检测电路的判断阈值。本发明在输入是数据信号时，可以有效判断电路是否锁定或失锁。
- 一种新型低噪声锁相环结构-201922050885.7
- 徐兴;蓝龙伟;胡锦;李湘春 - 苏州锐控微电子有限公司
- 2019-11-25 - 2020-07-03 - H03L7/095
- 本实用新型公开一种新型低噪声锁相环结构，包括参考频率源，鉴相器，环路滤波器，压控振荡器，程序分频器，锁定监测电路；所述参考频率的输出端连接鉴相器的参考频率输入端；所述鉴相器的输出端连接环路滤波器的输入端；所述环路滤波器的输出端连接压控振荡器的第一输入端；所述压控振荡器的输出端连接程序分频器的输入端；所述程序分频器的输出端连接鉴相器的第二输入端；所述鉴相器的输出端连接锁定监测电路的输入端，所述锁定监测电路的输出端连接压控振荡器的第二输入端；锁相环相对现有技术噪声更低。
- PLL双边沿锁定检测器-201611208651.5
- 王晓悦;S·M·雅马尔 - 马维尔亚洲私人有限公司
- 2011-10-13 - 2020-06-05 - H03L7/095
- 指示目标信号与参考信号同相的锁定信号包括在目标信号的上升和下降边沿检测参考信号。在参考信号的上升和下降边沿检测目标信号。在目标与参考信号之间的异相状况用来将定时装置置于重置状态中。在允许定时装置超时时，确立如下信号，该信号指示目标信号被视为锁定到参考信号。
- 一种用于集成锁相环的锁定检测装置-201910615402.5
- 刘晓东;刘志哲;孙迪;尹鸿杰;吴昱程 - 北京遥感设备研究所
- 2019-07-09 - 2019-10-22 - H03L7/095
- 本发明公开一种用于集成锁相环的锁定检测装置，所述装置包括：倍频/分频器(1)、鉴频鉴相器(2)、电荷泵(3)、环路滤波器(4)、压控振荡器(5)、多模分频器(6)、模数转换器(7)、数字控制器(8)、输出缓冲器(9)，整个电路采用集成电路工艺单芯片集成实现。该电路通过对压控振荡器(5)控制电压的检测并转换为数字信号，可实现对锁相环锁定状态的判断。本发明系统简易，集成度高，采用片内简单的方法实现了锁相环锁定状态判断，具有体积小、成本低、功耗小、通用性强等优点，具有非常大的实用和市场推广价值。
- 锁相回路锁定指示器-201480003827.6
- 弗莱德瑞克·布奇;克里斯廷·阿尔比那;永·云永斯谷尔 - 密克罗奇普技术公司
- 2014-02-24 - 2019-01-18 - H03L7/095
- 一种用于锁相回路的锁定检测电路，其包含电路，所述电路经配置以从一或多个相位检测器接收第一向上及向下输出及第二向上及向下输出，且经配置以从所述第一向上及向下输出及所述第二向上及向下输出确定所述锁相回路被锁定到参考时钟的程度。
- 一种锁定检测电路-201821197578.0
- 张潭;周骏;王龙峰;山永启;姚评 - 四川知微传感技术有限公司
- 2018-07-26 - 2018-11-02 - H03L7/095
- 本实用新型公开了一种锁定检测电路，所述锁定检测电路包括：状态采样电路、状态扩展电路；锁相环鉴相器的输出信号VUP、锁相环鉴相器的输出信号VDN、锁相环的输入时钟信号Fin、锁相环的反馈时钟信号Fbck、使能信号EN接状态采样电路的输入；状态采样电路输出信号为XPL0、FDD信号，XPL0、FDD信号、使能信号EN接状态扩展电路的输入，PLOCK为锁相检测电路输出信号，PLOCK为高表示锁相环处于锁定状态，PLOCK为低表示锁相环处于失锁状态；解决了现有模拟锁相环系统的不足，实现了模拟锁相环状态检测电路简单，可靠性高，可移植性高，成本低。
- 锁相环路监视电路-201711217838.6
- 山迪普·库玛·乔尔;陈继展;史丹利·约翰;李云汉;黄彦皓 - 台湾积体电路制造股份有限公司
- 2017-11-28 - 2018-06-22 - H03L7/095
- 本揭露实施例涉及锁相环路监视电路。一种经配置以输出时钟信号的时钟分布电路包含：第一电路，其经配置以使用参考时钟信号来提供第一及第二参考信号，其中所述第二参考信号指示所述第一参考信号是否用所述参考时钟信号而锁定；第二电路，其经配置以使用所述参考时钟信号来提供输出信号及指示信号，所述指示信号指示所述输出信号是否用所述参考时钟信号而锁定；及监视电路，其耦合到所述第一及第二电路，且经配置以使用所述第一参考信号、所述第二参考信号、所述输出信号及所述指示信号中的至少一者来确定所述第二电路是否正确地运行。
- 专利分类
