[发明专利]时基同步在审
| 申请号： | 202110140329.8 | 申请日： | 2016-09-15 |
| 公开（公告）号： | CN112817370A | 公开（公告）日： | 2021-05-18 |
| 发明（设计）人： | 余書熠;E·P·麦克尼吉;G·H·赫贝克;K·B·卡特尔;M·古拉蒂 | 申请（专利权）人： | 苹果公司 |
| 主分类号： | G06F1/12 | 分类号： | G06F1/12;G06F1/14 |
| 代理公司： | 中国贸促会专利商标事务所有限公司 11038 | 代理人： | 边海梅 |
| 地址： | 美国加*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请涉及时基同步。更具体而言，本发明在一个实施方案中提供了一种集成电路诸如SOC(或甚至离散芯片系统)，所述集成电路包括处于各种位置的一个或多个本地时基。所述时基可基于高频本地时钟递增，所述高频本地时钟可在使用过程中经受变化。周期性地，基于经受较小变化的较低频率的时钟，所述本地时基能够使用硬件电路被同步到所述准确时间。具体地，用于下一次同步的正确时基值能够被传输至每个本地时基，并且用于本地时基的控制电路可被配置为如果本地时基在同步发生之前达到准确值，则使本地时基在准确值处达到饱和。类似地，如果所述同步发生并且所述本地时基尚未达到所述准确值，则所述控制电路能够被配置为加载所述正确时基值。 | ||
| 搜索关键词： | 同步 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于苹果公司，未经苹果公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202110140329.8/，转载请声明来源钻瓜专利网。
- 同类专利
- 基于虚拟时钟的虚拟仿真系统及同步方法-202111182277.7
- 宋雷军;周学思;申臻;侯正平;施小敏 - 上海航天计算机技术研究所
- 2021-10-11 - 2023-10-27 - G06F1/12
- 本发明提供了一种基于虚拟时钟的虚拟仿真系统及同步方法，包括多个虚拟数字单机和时序同步中心节点；所述虚拟数字单机用于模拟硬件芯片的指令执行；所述虚拟数字单机能够根据模拟的指令机器周期数计算得到该虚拟数字单机在虚拟时钟环境下的运行时间；多个所述虚拟数字单机之间通过所述时序同步中心节点进行时序同步。本发明可根据不同需求进行分组控制，同时解决了虚拟时钟下，不同虚拟数字单机运行时序不同步的问题，大大提高了虚拟仿真系统的可靠性和安全性。
- 一种数据时间同步方法、装置及计算机可读存储介质-202111340690.1
- 王加东;汪培林;覃志航 - 苏州维伟思医疗科技有限公司
- 2021-11-12 - 2023-10-27 - G06F1/12
- 本申请提供了一种数据时间同步方法、装置及计算机可读存储介质，该方法包括：在多个生物电采集设备处于数据采集状态时，控制信号发生设备的体表电极定时向被测试者输出刺激信号；分别获取多个生物电采集设备所采集的多个生物电数据中，对应于刺激信号的特征信号成分；将具有相同特征信号成分的不同生物电数据进行时间同步标记。通过本申请方案的实施，在生物电数据采集过程中，控制独立的信号发生设备向用户体表施加刺激信号，从而多个生物电采集设备会在同一时间节点采集到该刺激信号相应的动作电位，由此可以准确的实现生物电数据的同步标记，保证了后续数据综合分析的有效性。
- 一种基于数模转换器的多板同步时钟架构及方法-202310948669.2
- 徐超;邹小波;林海川;曾耿华;吴峰 - 成都中微达信科技有限公司
- 2023-07-31 - 2023-10-24 - G06F1/12
- 本发明公开了一种基于数模转换器的多板同步时钟架构及方法，涉及时钟同步技术领域，包括多级时钟树框架和基于数模转换器的FPGA时钟同步系统，所述多级时钟树框架用于将参考时钟信号进行多级时钟合成的调整处理，之后产生多路的采样时钟信号和数据时钟信号均输入至FPGA时钟同步系统中，并以采样时钟信号、第一数据时钟信号和第二数据时钟信号的输出形式，分别输入至数模转换器的采样时钟端口、数模转换器的第一数据时钟端口和FPGA芯片的第二数据时钟端口；本发明通过两级时钟发生器同步机制，能保证多片数模转换器输入的数据时钟信号和输出的分频时钟信号具有一致的相位，避免了现有信号同步装置中容易导致随机相位差的问题。
- 基于BMC的时间管理-202210353077.1
- 马新志;聂孔先 - 戴尔产品有限公司
- 2022-04-02 - 2023-10-24 - G06F1/12
- 一种基于BMC的时间管理系统，包括主机系统和基板管理控制器(BMC)。所述BMC实现BMC时间管理器以执行时间管理和同步操作，所述操作包括从时间源接收时间信息，诸如对应于特定时间，例如年、月、日、小时、秒和毫秒的时间戳，在本文中有时称为初始时间。所述BMC管理器根据所述初始时间来维持BMC确定的时间，在本文中称为主控时间。所述BMC时间管理器根据所述主控时间来同步一个或多个主机系统时间值，在本文中也称为下属时间值。所述一个或多个下属时间参数可包括主机OS时间和一个或多个主机装置时间。以此方式，所述BMC维持所述主控时间并且同步主机系统时间值。
- 时钟同步装置、方法、电子设备及存储介质-202111235199.2
- 侯诗军 - 杭州博盾习言科技有限公司
- 2021-10-22 - 2023-10-24 - G06F1/12
- 本申请提供了一种时钟同步装置、方法、电子设备及存储介质，该时钟同步装置配置为：周期性地从Kubernetes集群所在时区的当地时间服务器获取时间更新信息，并将所述时间更新信息写入所述Kubernetes集群的etcd存储模块；通过所述etcd存储模块对所述时间更新信息持续进行维护，并通过所述etcd存储模块将所述etcd存储模块维护的所述时间更新信息刷新至所述Kubernetes集群的业务容器。本申请实施例使得Kubernetes集群中所有业务容器能够一致与所在时区的当前时间服务器保持动态的时钟同步。
- 一种多时钟电路及基于该电路产生目标时钟的方法-201910575871.9
- 李乾男 - 西安紫光国芯半导体有限公司
- 2019-06-28 - 2023-10-24 - G06F1/12
- 为了解决现有时钟切换电路可能会在输出时钟上引起毛刺的技术问题，本发明提供了一种多时钟电路及基于该电路产生目标时钟的方法。其中电路包括多个时钟源和一个时钟切换电路；时钟切换电路包括：译码单元、同步单元、复位信号生成单元和时钟输出单元；译码单元用于将各时钟源对应的时钟源选择信号译码成独热码形式的时钟选择信号；同步单元用于通过相应时钟信号，同步各个时钟的时钟选择信号，生成相应时钟的使能信号；每个时钟源对应一个同步单元；复位信号生成单元对时钟的使能信号进行逻辑运算，生成时钟的使能信号所对应的同步单元的复位信号；时钟输出单元对各个时钟的使能信号和相应的时钟进行逻辑处理，输出目标时钟。
- 相位调整方法、反馈获取方法、芯粒互联接口及电子设备-202310797964.2
- 梁岩 - 海光信息技术股份有限公司
- 2023-06-30 - 2023-10-13 - G06F1/12
- 本公开提供了用于相位调整方法、反馈获取方法、芯粒互联接口及电子设备。应用于发送端的相位调整方法包括：从接收端接收用于芯粒间的数据去歪斜的反馈结果，其中，反馈结果表示时钟信号和/或数据信号的对齐情况，其中，在不对齐时，不对齐包括时钟信号不对齐、数据信号不对齐或时钟信号及数据信号均不对齐；在反馈结果表示不对齐时，调整发送到接收端的时钟信号的相位和/或调整多个数据信号的相位。相较于接收端来进行相位调整实现数据去歪斜，采用发送端的相位调整方法来实现数据去歪斜，可以减小工艺偏差、电源噪声和温度变化对性能的影响，并最大可能的保持时钟信号和数据信号的延迟匹配。
- 基于嵌入式软件的同步脉冲与定时器冗余控制方法-202210372101.6
- 万杨;姜楠;张舒;吴季哲 - 北京机电工程研究所
- 2022-04-11 - 2023-10-13 - G06F1/12
- 本发明公开一种基于嵌入式软件的同步脉冲与定时器冗余控制方法，包括根据同步脉冲的起点开始定时器同步计时；同步脉冲预定周期送达，重新计时；若定时器计算的耗时首次到达预定周期而同步脉冲尚未送达，延长预定时间继续等待同步脉冲；预定时间内同步脉冲送达，重新计时；预定时间后还未送达，强制嵌入式软件直接进第二周期，错误次数开始累加，重新开始计时并继续等待同步脉冲；第二周期内送达，重新开始计时，错误次数清零；第二周期内还未送达，强制嵌入式软件直接进第三周期，错误次数继续累加，重新开始计时并继续等待同步脉冲；预定数量的周期内送达，重新开始计时，错误次数清零；错误次数累加至预定值时还未送达，关闭同步脉冲中断。
- 一种基于龙芯的下位机系统-202310908839.4
- 李中;曹睿;李泽银;张自圃;袁霞;陈润星 - 中国兵器装备集团自动化研究所有限公司
- 2023-07-24 - 2023-10-03 - G06F1/12
- 本发明公开了一种基于龙芯的下位机系统，包括至少两个VPX功能板卡，所述VPX功能板卡包括功能模块、处理器以及FPGA芯片；PCB背板，各个所述VPX功能板卡间通过数据总线、时钟同步总线以及所述PCB背板实现互联；至少两个所述VPX功能板卡通过所述时钟同步总线以及所述FPGA芯片实现时间同步；该系统解决了板卡间时间同步以及数据同步问题；解决各个板卡通过网络与上位机连接复杂的组网方式，减少网络传输延时和传输丢包率，周期性的接收处理数据，更容易识别网络丢包。减小了系统组网的复杂度，降低系统网络传输延时和丢包率。提高了系统时间同步和数据同步能力。能够选择性接收处理数据。
- 汽车系统时间再同步方法、再同步系统和储存介质-202310546802.1
- 癿建建;周宏伟;孙中华;何文;陈城 - 重庆长安汽车股份有限公司
- 2023-05-15 - 2023-10-03 - G06F1/12
- 本发明实施例提供一种汽车系统时间再同步方法、再同步系统和储存介质，属于车机系统技术领域。所述方法包括：在点火周期内，持续进行自身异常重启自检，统计识别到的异常重启信号；在统计的异常重启信号数量不大于预设异常重启信号数量时，判断备份系统是否处于待机状态；若备份系统处于激活状态，则持续进行备份系统状态判断，直到备份系统处于待机状态，触发同步指令；基于所述同步指令，执行汽车系统各单元时间同步。本发明方案实现了配置有备份系统的智能车辆系统在异常重启后的时间再同步。
- 相位可调多通道信号源-202310701126.0
- 刘培;杨胜领 - 中星联华科技（北京）有限公司
- 2023-06-14 - 2023-10-03 - G06F1/12
- 本发明提供相位可调多通道信号源，属于电路技术领域。其中，该信号源包括：时钟信号产生模块、功率分配模块和多个信号生成模块；时钟信号产生模块，用于产生时钟信号；时钟信号产生模块的输出端与功率分配模块的输入端连接；功率分配模块的每一输出端分别连接一个信号生成模块；功率分配模块，用于将时钟信号分配至每一信号生成模块；信号生成模块，用于基于时钟信号，在目标频率范围内输出目标频率和第一相位的第一信号；第一相位是基于目标频率确定的。本发明提供的相位可调多通道信号源，通过功率分配模块将时钟信号产生模块产生的时钟信号分配至信号生成模块，信号生成模块公用作为参考的时钟信号，输出的多路信号能够进行灵活的相位调整。
- 一种同步时钟信号发生器-202320723803.4
- 华鹏;郭晓龙;黄健 - 西安同步电子科技有限公司
- 2023-04-04 - 2023-10-03 - G06F1/12
- 本实用新型公开一种同步时钟信号发生器，涉及信息传输技术领域。该同步时钟信号发生器，包括信号发生器和示波器，所述信号发生器的台数为三台，所述示波器的数量为一台，二者还包括输出接口、触发接口、接线头和若干条BNC线。该同步时钟信号发生器通过设置信号发生器，当需要同步时钟时，首先需要设置一下时钟源，为了保证两台信号发生器输出频率一致，所以要将两台信号发生器的时钟同步，首先按Utility，把系统设置里面的时钟源调成外部，此时可以检测到有一个时钟信号，一台调成外部，另一台是内部，所以两台就可以实现时钟同步。
- 信号生成系统及方法-202310533115.6
- 于鹏飞;张斌;程军强;杨胜领 - 中星联华科技（北京）有限公司
- 2023-05-12 - 2023-09-29 - G06F1/12
- 本发明提供一种信号生成系统及方法，涉及信号处理技术领域，包括：第一时钟模块，N个第二时钟模块和N个信号生成模块，第一时钟模块分别与N个第二时钟模块通信连接，每个第二时钟模块与一个信号生成模块通信连接；其中，第一时钟模块用于根据输入的外部时钟信号，生成N组第一信号，第一时钟模块还用于根据输入的第一同步信号，将N组第一信号同步传输到N个第二时钟模块，其中第一信号包括一个第一时钟信号和一个第二同步信号；其中，第二时钟模块用于根据第一时钟信号生成第一时钟信号组，并根据第二同步信号将第一时钟信号组同步到N个信号生成模块；其中，N个信号生成模块用于根据第一时钟信号组同步生成并输出N个多通道数据源。
- 一种时钟计数同步方法及装置-202110585580.5
- 谢修鑫 - 瑞芯微电子股份有限公司
- 2021-05-27 - 2023-09-26 - G06F1/12
- 一种时钟计数同步方法及装置，其中方法包括如下步骤，在系统第一运行阶段，运行低频时钟单元，同时运行高频时钟单元，在系统从第一运行阶段切换至节能阶段的时点t1，停止运行高频时钟单元，在系统从节能阶段切换至第二运行阶段的时点t2，检测从t1经过的时间τ是否满足条件：τ＝n*C当τ初次满足条件时，开始运行高频时钟单元，同时根据τ的值，补偿一整数周期值到高频时钟单元的计数结果，根据补偿好的高频时钟单元的计数结果，同步系统时钟。通过转而运行低能耗的低频时钟单元，能够节省系统在关闭状态或节能状态下的功耗，在任意的周期中的时点都可以进行系统的运行状态的切换。
- 一种用于高速数字传输的跨时钟域处理方法、介质及装置-202311094331.1
- 朱敏君 - 芯耀辉科技有限公司
- 2023-08-29 - 2023-09-22 - G06F1/12
- 本申请提供一种用于高速数字传输的跨时钟域处理方法、介质及装置。方法包括：获得第一时钟信号；第一时钟信号作为采样信号和第二时钟信号作为被采样信号，第二时钟信号通过分频电路进行分频操作；进行采样得到第一采样结果，基于第一采样结果对分频电路进行第一暂停操作从而使得在第一暂停操作后的第二采样结果符合与第一采样结果对应的第一采样结果要求；基于第一采样结果，选择性地对分频电路进行第二暂停操作从而使得在第二暂停操作后的第三采样结果符合与第一采样结果对应的第二采样结果要求；和使用第一时钟信号和第二时钟信号进行跨时钟域数据传输。如此，节省资源、提升带宽和降低延迟。
- 同步触发数据的采集方法及存储介质、采集设备-202310852761.9
- 袁强;唐有利 - 国仪量子（合肥）技术有限公司
- 2023-07-12 - 2023-09-22 - G06F1/12
- 本发明公开了一种同步触发数据的采集方法及存储介质、采集设备，方法包括：测量触发信号的上升沿与其后第一个时钟的上升沿之间的时间间隔；根据时间间隔确定目标采样区间，并统计触发信号的触发次数；根据触发次数和目标采样区间确定当前时钟的目标采样点，并基于目标采样点采集数据。该方法根据触发信号的上升沿与其后第一个时钟的上升沿之间的时间间隔确定目标采样区间，并根据该目标采样区间和触发信号的触发次数确定目标采样点，基于目标采样点采集数据，实现无论传输触发信号的线缆带来的延时是多少都不会再存在采集抖动。
- 芯片时钟同步方法、装置、控制芯片、数据采集卡及介质-202310744437.5
- 季尔优;周磊;武锦 - 苏州迅芯微电子有限公司
- 2023-06-21 - 2023-09-19 - G06F1/12
- 本发明公开了一种芯片时钟同步方法、装置、控制芯片、数据采集卡及介质。其中，该芯片时钟同步方法，应用于控制芯片，包括：根据采样指令生成至少两个采样时钟信号；根据所述采样时钟信号对至少两个待同步芯片输出的时钟信号进行采样，生成各所述时钟信号对应的采样结果；确定所述采样结果不满足预设同步标准，则根据复位指令控制所述至少两个待同步芯片输出的时钟信号同步。本发明实施例，实现多个待同步芯片可以按照预设同步标准同时进行时钟同步，提升芯片时钟同步的效率。
- 一种全局时钟同步的优化方法、电子设备和存储介质-202310565071.5
- 吴侯;谢超 - 上海思尔芯技术股份有限公司
- 2023-05-19 - 2023-09-19 - G06F1/12
- 本申请公开一种全局时钟同步的优化方法、电子设备和存储介质，其中方法包括：在FPGA设计中嵌入时钟同步IP，生成FPGA比特流；锁定复位信号，使所述FPGA设计处于复位状态，配置所述FPGA比特流到FPGA；运行主机端时钟同步程序；释放所述复位信号，运行所述FPGA设计。本申请采用去全局化的信号同步思想，并直接使用FPGA内部较为丰富的时钟资源，设计对应的串行级联同步IP模块，实现了全局时钟板去除(包括控制板PCM上的任何全局时钟网络)，简化了时钟连接结构，提高了系统灵活性；此外，串行结构在布局上扩展了所能互联的FPGA数量，不在受限于物理连接线以及信号驱动能力，降低了系统的硬件成本。
- 基于IIC通信的跨时钟域同步电路及方法-202310836132.7
- 蔚效堂;黄本淳;方佳豪;王斌 - 北京炬玄智能科技有限公司
- 2023-07-10 - 2023-09-15 - G06F1/12
- 本发明提供了一种基于IIC通信的跨时钟域同步电路及方法，涉及电子电路技术领域，电路具体包括信号转换模块、双边沿同步模块和组合逻辑模块，其中，信号转换模块用于接收IIC域输出的脉冲信号并转换为电平信号，双边沿同步模块与信号转换模块连接，用于接收电平信号并进行双边沿采样得到系统功能域的数据信号，组合逻辑模块与双边沿同步模块连接，用于接收数据信号并进行组合逻辑计算，输出逻辑处理结果。本发明提供的基于IIC通信的跨时钟域同步电路，适用于低频系统功能场景，无需提高系统功能域的时钟频率导致功耗增加，并且能够减少信号同步的时间，避免IIC域写同步时间过长导致后续读操作异常，提升系统整体的可靠性。
- 一种时间同步抗干扰方法、装置、时频终端及存储介质-202111364771.5
- 许俊;熊嘉明;董道鹏;郭庆峰 - 成都天奥电子股份有限公司
- 2021-11-17 - 2023-09-15 - G06F1/12
- 本发明涉及时间同步技术领域，公开了一种时间同步抗干扰方法、装置、时频终端及存储介质。通过本发明创造，提供了一种实现体系级抗干扰目的的时间同步方案，即在时频终端测量得到与多个外部标准时间源的时间准确度后，可先计算得到外部标准时间源之间的相对时间准确度，然后基于相对时间准确度在两外部标准时间源均正常情况下是不变的这一特点，确定出当前异常的外部标准时间源，如此可以主动排除异常的外部标准时间源，发现已出故障的基准时间，进而可以实现体系级抗干扰目的，确保输出时间的准确性和安全性，提高整个用时系统的可靠性和安全性，便于实际应用和推广。
- 一种事件时间标定方法、系统、设备及介质-202310749045.8
- 孙宇 - 山东云海国创云计算装备产业创新中心有限公司
- 2023-06-25 - 2023-09-12 - G06F1/12
- 本发明属于计算机领域，具体涉及一种事件时间标定方法、系统、设备及介质，其中方法包括：设置独立于处理器的事件捕获模块，并在所述事件捕获模块中根据时钟信号进行时间计数；将事件的信号电路接入到所述事件捕获模块，并通过所述事件捕获模块判断所述信号电路上是否产生信号变化；响应于产生所述信号变化，将所述信号变化时的时间计数的值作为所述信号对应的事件的时间戳对所述事件进行标定。通过本发明提出的一种事件时间标定方法，通过设置独立于CPU之外的事件捕获模块来处理事件标定任务，可有效解决受到CPU处理器性能和系统软件复杂度影响引起的误差，提高事件标定任务的准确性。
- 基于实时通信的任务控制方法、装置和车辆控制系统-202210665962.3
- 刘智祺;P·尼古拉斯;倪军辉;凡康 - 亿咖通（湖北）技术有限公司
- 2022-06-14 - 2023-09-12 - G06F1/12
- 本申请提供一种基于实时通信的任务控制方法、装置和车辆控制系统。该方法包括：时钟控制器可以根据时钟控制器中的全局调度信息，周期性的执行时间同步任务。该时间同步任务可以用于向该车辆中的各个控制器发送时间同步请求。该时间同步请求中可以包括时间基准。任务控制器可以获取时间同步请求。任务控制器可以根据任务控制器中的全局调度信息，周期性执行时间同步任务。该时间同步任务将用于根据该时间同步请求中的时间基准，更新该任务控制器中的时钟，以获取全局时间。本申请的方法，提高逻辑链中各个任务执行的衔接精密度，减少不必要的时延，提高该车辆中各个控制逻辑的执行效率。
- 存储器-202010873279.X
- 寗树梁 - 长鑫存储技术有限公司
- 2020-08-26 - 2023-09-12 - G06F1/12
- 本发明实施例提供一种存储器，包括：存储芯片，所述存储芯片包括至少一个通道，通道包括：多个存储块，多个存储块被配置为交替进行读写操作；命令端口，命令端口被配置为在命令时钟的预设沿接收命令信号，命令信号用于控制存储块的读写操作；数据端口，数据端口被配置为，在数据时钟的预设沿接收待写入到存储块的数据信号或者发送数据信号；命令端口包括行地址端口和列地址端口，行地址端口用于接收目标存储单元所在位置的行地址信号，列地址端口用于接收目标存储单元所在位置的列地址信号。本发明实施例有利于改善存储器的性能。
- 一种时间同步方法、装置、电子设备和存储介质-202111040030.1
- 杨少东 - 北京车和家信息技术有限公司
- 2021-09-06 - 2023-09-08 - G06F1/12
- 本公开涉及一种时间同步方法、装置、电子设备和存储介质。时间同步方法包括：获取目标信息，目标信息包括预设模式信息，随后根据预设模式信息，确定要进行时间同步的目标模式，在目标模式下，确定作为时钟源的第一同步时钟，生成包括第一同步时钟的第一控制指令，第一控制指令用于控制等待进行时间同步的设备根据第一同步时钟进行时间同步，能够快速准确的进行时间同步，不需要耗费大量时间，处理速度比较快。
- 一种时钟同步方法、系统、设备以及介质-202010733804.8
- 徐永强;刘毅枫;梁记斌 - 超越科技股份有限公司
- 2020-07-27 - 2023-09-08 - G06F1/12
- 本发明公开了一种时钟同步方法，包括以下步骤：响应于监听到虚拟机的时间服务程序被调用，获取所述虚拟机的操作系统修改后的时间；将所述修改后的时间发送到宿主机；所述宿主机根据所述修改后的时间以及网络延迟计算出当前时间；将所述当前时间设置到所述宿主机的操作系统，并保存到硬件电路。本发明还公开了一种系统、计算机设备以及可读存储介质。本发明提出的方案新建一条虚拟机操作系统和宿主机操作系统通信的通道，实现了修改虚拟机操作系统的系统时间，同步修改物理机操作系统的系统时间和硬件时钟电路的时间，这样为虚拟机操作系统修改系统时间提供了一种简便的方法。
- 一种延时发生器信号扩展的方法、装置及设备-202310168068.X
- 李清石;胡广建;刘强;李勇;关盈 - 山东云海国创云计算装备产业创新中心有限公司
- 2023-02-24 - 2023-09-05 - G06F1/12
- 本发明提出一种延时发生器信号扩展的方法、装置及设备。方法包括以下步骤：所述信号扩展模块的通用处理器接收并解析客户端的信号设置请求，并将解析结果转发给所述信号扩展模块的FPGA；所述FPGA根据所述解析结果设置输入引脚和输出引脚的映射关系和路径时延；所述FPGA基于所述映射关系和路径时延将通过输入引脚从所述延时发生器接入的信号经由对应的输出引脚输出。本发明公开的方案实现对延时发生器信号的扩展，减少资源浪费。
- 一种双时钟速率源同步主从串行通信系统-202210186774.2
- 邢通;孙丽敬;季宇;刘晓娟;刘国宇;黄鹭鹭;高波;蔺圣杰;王海涛 - 国网上海能源互联网研究院有限公司
- 2022-02-28 - 2023-09-05 - G06F1/12
- 本发明公开了一种双时钟速率源同步主从串行通信系统。其中，该系统包括主控制器以及从控制器，所述主控制器包括AD采样模块、主控制器FPGA芯片、DSP芯片和外接端口；所述主控制器FPGA芯片用于FPGA高速通信和FPGA数据转换，所述FPGA高速通信为与功率模块的高速通信，包括5路高速RS232、5路高速RS485；FPGA数据转换包括模拟输入信号采样、模拟信号输出、数字信号的开入开出、与DSP进行数据通信、与ARM通信管理板卡进行指令交互、遥信遥测以及遥控遥调。具有通信延时小、可靠性、成本低的优点。
- 一种多时钟域处理方法、装置、设备和介质-202011357628.9
- 石广 - 山东云海国创云计算装备产业创新中心有限公司
- 2020-11-27 - 2023-09-05 - G06F1/12
- 本申请提供一种多时钟域处理方法，包括：获取各个接口时钟；判断各个接口时钟之间的时钟关系；根据时钟关系确定对应的系统主时钟；根据系统主时钟进行各个接口的时钟域同步。可见，本申请通过各个接口时钟的关系确定出系统总线内部工作的系统主时钟，各个接口只需要与系统总线的系统总时钟进行时钟域同步即可，极大的提高了各个接口的时钟域同步的效率，也有效的提高了搭载的芯片的效率。本申请同时还提供了多时钟域处理装置、电子设备和计算机可读存储介质，均具有上述有益效果。
- 时间同步方法、装置、存储介质和电子设备-202310545391.4
- 高磊;张二田;张永;王秀岩;马滨博;罗宇;刘毅;林贺明 - 国能朔黄铁路发展有限责任公司;中车大连机车车辆有限公司
- 2023-05-15 - 2023-09-01 - G06F1/12
- 本发明涉及时间同步技术领域，特别地涉及一种时间同步方法、装置、存储介质和电子设备，方法包括：接收第一交互单元发送的时间同步指令和设置时间；基于设置时间和时间同步指令得到系统时间，并基于系统时间对第二交互单元进行时间同步；能够基于第一交互单元对包括显示屏和各车机系统的多个第二交互单元进行时间同步，保证了多个交互单元的时间同步性。
- 定时触发器同步增强-202180089261.3
- L·J·米什拉;U·斯里坎蒂亚;R·D·维特菲尔德 - 高通股份有限公司
- 2021-12-01 - 2023-08-29 - G06F1/12
- 系统、方法和装置改进了当触发器通过串行总线配置时，触发器定时的同步。一种数据通信装置具有接口电路，该接口电路将该数据通信装置耦合到串行总线，并且被配置为从该串行总线接收时钟信号；多个计数器，被配置为对该时钟信号中的脉冲进行计数；以及控制器，被配置为从该串行总线接收数据报，该数据报包括对应于该多个计数器的多个数据字节，当该对应的数据字节从该数据报被接收到时，基于对应的数据字节的内容为该多个计数器中的每个计数器配置计数值，使计数器中的每个计数器避免计数，直到所有该计数器都已经配置有计数值，并且当与该触发器相关联的计数器已经计数到零时，致动触发器。
- 专利分类
