[发明专利]一种使用可编程逻辑器件实现频率合成器控制参数计算的高效方法在审
| 申请号： | 202011641401.7 | 申请日： | 2020-12-31 |
| 公开（公告）号： | CN112631547A | 公开（公告）日： | 2021-04-09 |
| 发明（设计）人： | 赵鸿浩;鱼勇;张建红;郭琳娜 | 申请（专利权）人： | 陕西烽火电子股份有限公司 |
| 主分类号： | G06F7/498 | 分类号： | G06F7/498;H03L7/18 |
| 代理公司： | 北京天盾知识产权代理有限公司 11421 | 代理人： | 刘桐 |
| 地址： | 721000 陕*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： |
本发明公开了一种使用可编程逻辑器件实现频率合成器控制参数计算的高效方法，是为了解决在用FPGA等可编程逻辑器件实现频率合成器控制时的频率合成器参数计算问题。本发明方采用了移位、置位和减法运算，在可编程逻辑器件中可以快速完成频率合成器控制参数的计算，并且占用可编程逻辑器件资源很少。本发明的所有操作通过移位、置位和一个减法进行，计算效率高，占用资源少。便于通过可编程逻辑器件实现。根据频率合成器计算公式，使A＝f |
||
| 搜索关键词： | 一种 使用 可编程 逻辑 器件 实现 频率 合成器 控制 参数 计算 高效 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于陕西烽火电子股份有限公司，未经陕西烽火电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202011641401.7/，转载请声明来源钻瓜专利网。
- 上一篇：一种传感器及测温装置
- 下一篇：一种复合物晶体、制备方法及应用
- 同类专利
- 累加器硬件-202310324402.6
- K·洛维斯;F·纳扎尔 - 想象技术有限公司
- 2023-03-29 - 2023-10-17 - G06F7/498
- 描述了累加器硬件逻辑。在一个示例中，累加器硬件逻辑包括第一和第二加法逻辑单元以及存储区。第一加法逻辑单元包括第一输入端、第二输入端和输出端，第一和第二输入端中的每一者被布置成在每个时钟周期中接收输入值。第二加法逻辑单元包括直接连接到第一加法逻辑单元的输出端的第一输入端。第二加法逻辑单元还包括第二输入端和输出端。存储区被布置成存储由第二加法逻辑单元输出的结果。累加器硬件逻辑还包括位于存储区与第二加法逻辑单元的第二输入之间的反馈路径中的移位硬件和/或求反硬件。移位硬件被配置为在固定方向上执行固定数量的位位置的移位。
- 半导体设备-202310247690.X
- 寺岛和昭;中村淳;R·吉米雷 - 瑞萨电子株式会社
- 2023-03-15 - 2023-09-19 - G06F7/498
- 提供了一种能够防止神经网络处理中的电流消耗的急剧变化的半导体设备。伪电路向n数目个MAC电路中的至少一个或多个MAC电路输出伪数据，并且使n数目个MAC电路中的至少一个或多个MAC电路执行伪计算并且输出伪输出数据。输出侧DMA控制器通过使用n数目个通道，分别将来自n数目个MAC电路的正常输出数据的片段传送到存储器，并且不将伪输出数据传送到存储器。在该半导体设备中，在从输出侧DMA控制器结束去往存储器的数据传送的定时到输入侧DMA控制器开始来自存储器的数据传送的定时的时段中，n数目个MAC电路中的至少一个或多个MAC电路执行伪计算。
- 面向ECG神经网络加速器的精度可配置乘累加单元-202310643965.1
- 刘昊;周欣如;王玮琪;李心贺 - 东南大学
- 2023-06-01 - 2023-08-29 - G06F7/498
- 本发明公开了一种面向ECG神经网络加速器的精度可配置乘累加单元，属于神经网络加速器和可配置计算领域，将可配置乘法器的乘法结果传给第一多路选择器，将第一多路选择器和第三多路选择器通过可配置加法器进行累加，将累加结果传给第二多路选择器，将第二多路选择器通过第三多路选择器、第四多路选择器输出；其中可配置乘法器和可配置加法器按照输入位宽的不同进行相应的关断以适应2位、4位和8位不同位宽的ECG神经网络各个层的乘累加操作。通过引入精度可配置乘累加单元，在保证检测精度的基础上，ECG神经网络加速器能以更高的吞吐率、能效进行心律监测。引入了可配置乘法器与加法器，能够基于位级灵活性进一步降低功耗、提升吞吐率。
- 一种基于线性分段的softmax硬件实现方法-202110591328.5
- 李丽;龙威;傅玉祥;宋文清;周禹辰;陈铠;李伟;何书专 - 南京大学
- 2021-05-28 - 2023-08-22 - G06F7/498
- 本发明提出了一种基于线性分段的softmax硬件实现方法，该方法实现的电路系统包括：控制器用于实现softmax运算所需的源数据的读取和分发，以及运算结果的存储；排序模块用于将输入进行排序，并找出最大值；自然指数模块用于计算输入源数据的e指数函数值；加法树模块用于将e指数模块的结果进行累加；除法模块用于计算每个e指数计算结果与累加结果的比值。该方法实现的电路系统通过分解计算过程、压缩计算区间，大幅降低了传统查找表方法实现softmax的参数，兼具了高性能和低硬件资源开销，可用于各种人工智能算法加速场景。
- 基于张量计算核心的张量数据处理方法及张量计算核心-202310149793.2
- 师雨洁;杨轲翔;刘旭东;何虎;程宝忠 - 上海清华国际创新中心
- 2023-02-22 - 2023-07-04 - G06F7/498
- 本发明公开了一种基于张量计算核心的张量数据处理方法及张量计算核心，应用于张量计算核心，所述张量计算核心包括乘加器阵列、累加器以及寄存器堆，该方法包括：从所述寄存器堆中存储的张量数据处理指令中读取待处理张量数据信息；其中，所述待处理张量数据信息中至少包括特征数据、权重数据、偏置数据以及运算标记；根据所述特征数据的数据量以及所述乘加器阵列的位宽，确定数据处理次数；基于所述乘加器阵列、所述累加器以及所述数据处理次数，对所述寄存器堆存储的所述待处理张量数据信息进行计算，得到输出数据。本发明能够实现卷积、通用矩阵乘等操作。在与其他实现方式对比后，针对卷积计算，能够减少格式转换过程，提高数据处理效率。
- 一种基于FPGA的实时多通道累加方法-202011633701.0
- 付毅宾;张天舒;刘文清;刘建国;董云升;范广强;赵雪松 - 中国科学院合肥物质科学研究院
- 2020-12-31 - 2023-06-30 - G06F7/498
- 本发明公开了一种基于FPGA的实时多通道累加方法，包括如下步骤：(1)根据A/D转换芯片或者高速计数器输出的高速数据序列数据速率f
- 一种芯片控制结构-202223455090.2
- 方应龙 - 无锡摩芯半导体有限公司
- 2022-12-23 - 2023-06-20 - G06F7/498
- 本实用新型提供一种芯片控制结构，包括采集单元、预处理单元、加速单元和输出单元，所述加速单元包括至少一种加速模块和与加速模块适配的配置器和存储器，在本实用新型中，包括加速单元，加速单元包括至少一种加速模块和与加速模块适配的配置器和存储器，其中加速模块为四种且分别是正交编程运算器、乘法器、累加器和除法器，通过配置器对正交编程运算器、乘法器、累加器和除法器的运算顺序配置能适合多种应用场景，满足各个应用场景的需求。
- 电路器件以及在加法器树中进行加法的方法-202210928099.6
- 森阳纪;赵威丞;藤原英弘 - 台湾积体电路制造股份有限公司
- 2022-08-03 - 2023-06-09 - G06F7/498
- 本发明的实施例提供了一种电路器件，包括：第一加法器，具有第一加法器输入和第一加法器输出；第一寄存器，具有第一寄存器输入和第一寄存器输出，第一寄存器输入连接至第一加法器输出；第二寄存器，具有第二寄存器输入和第二寄存器输出，第二寄存器输入连接至第一加法器输出；以及第二加法器，具有第二加法器输入和第二加法器输出，并且被配置为接收来自第一寄存器输出和第二寄存器输出的寄存器输出信号。其中，第一加法器被配置为计算第一输入值和第二输入值的第一总和，第一寄存器被配置为存储第一总和，第一加法器被配置为计算第三输入值和第四输入值的第二总和，第二寄存器被配置为存储第二总和。本发明的实施例还提供了一种在加法器中执行加法的方法。
- 应用于嵌入式流水CPU内核的乘法指令扩展方法及装置-202310208145.X
- 万振华;王丹琛;张海春 - 开源网安物联网技术（武汉）有限公司
- 2023-03-06 - 2023-06-06 - G06F7/498
- 本申请公开一种应用于嵌入式流水CPU内核的乘法指令扩展方法及装置，方法包括：对CPU指令集架构中的乘法指令进行多周期划分，将第一位宽的乘法运算分解成多个第二位宽的乘法运算步骤，每个第二位宽的乘法运算步骤对应一个机器周期；分别对各个第二位宽的乘法运算利用乘法分配律进行分解，形成多个第三位宽的乘法运算；按照乘法分配律的规则分别对各个第三位宽的乘法运算的结果左移相应位数及低位补零，并将移位后的结果进行累加以得到每个机器周期的乘法运算的结果；将每个机器周期的乘法运算的结果左移相应位数及低位补零，并将移位后的结果进行累加得到所述乘法指令的最终结果。本申请能够对嵌入式CPU进行乘法指令扩展，且有利于减少资源的消耗。
- 一种基于FPGA的无乘法的快速卷积实现方法-202310145006.7
- 樊春晓;李心平;林杰 - 合肥工业大学
- 2023-02-21 - 2023-06-06 - G06F7/498
- 本发明涉及卷积技术领域，且公开了一种基于FPGA的无乘法的快速卷积实现方法，包括以下步骤：S1、系统级结构设计：使用位移器和加法器在每一个时钟周期中，使一块6×6的图像数据通过数据转换阶段，该阶段由简单的常数乘法和加法组成；然后对转换后的数据进行基础数值求解，这部分只需要移位加法即可完成。本发明基于二进制分解的思想，提出了用移位加法来代替乘法操作的算法，该运算结构极为规整易于硬件实现。将该方法与Winograd算法相结合，设计实现了快速卷积的系统级架构。与现有技术相比，我们的设计在吞吐量和功率效率方面得到了极大的提升，同时不需要消耗DSPs资源，且LUTs资源消耗有所减少。
- 大整数乘法运算加速方法、装置及存储介质-202310171176.2
- 胡雪晖;庞皓天;王皓阳;褚学森;洪华军;吴天祺;郭伟;李金库 - 上海同态信息科技有限责任公司;中国船舶科学研究中心;西安电子科技大学
- 2023-02-27 - 2023-06-02 - G06F7/498
- 本发明提供了一种高带宽、高效率的能够并行处理大整数计算的大整数乘法运算加速方法、装置以及存储介质，其方法包括以下步骤：获取待进行乘法计算的第一大整数和第二大整数；将第一大整数以及第二大整数分别切分为p个元素，并分别组成第一向量及第二向量；将第一向量中的p个第一元素分别存储至p个对应的处理器中，并行地依次与第二向量相乘，得到由p个结果向量组成的结果矩阵；对结果矩阵执行进位处理并按向量依次移位相加，得到第一大整数和第二大整数的相乘结果。
- 用于循环神经网络自然语言处理的稀疏矩阵乘法加速器-201911160359.4
- 刘诗玮;张怡云;史传进 - 复旦大学
- 2019-11-23 - 2023-05-02 - G06F7/498
- 本发明属于集成电路技术领域，具体为一种用于循环神经网络自然语言处理的稀疏矩阵乘法加速器。本加速器包括：16组乘累加单元，用于同时计算循环神经网络中的16个输出通道；4个输入存储器，用于存储循环神经网络中的4个输入通道的特征值；1个权重存储器；16个输出存储器，用于暂存计算中间结果以及对应16个输出通道的最终结果；16个二级累加器，用于读取输出存储器中的中间结果与乘累加单元的计算结果累加，更新输出结果；16个4输入选择器，用于选择压缩后权重对应的输入特征值。本发明利用循环神经网络中权重的稀疏性，对稀疏权重进行压缩，在减少权重存储空间的同时，加快了循环神经网络的计算速度，并降低了计算功耗。
- 一种基于最小模块的三值光学处理器MSD乘法计算方法-201811223512.9
- 宋凯;陈功;张意;靳青青 - 华东交通大学
- 2018-10-19 - 2023-04-07 - G06F7/498
- 本发明提供了一种基于最小模块的三值光学处理器MSD乘法计算方法，本发明以光电混合型三值光学计算机为研发平台，实现在三值光学计算机上进行快速乘法运算。该方法将两个多位数的乘法拆解成多个最小模块即四位数四位数的乘法，再通过补0操作还原其在原始数据中对应的位，巧妙地将多位数乘法转换成了四位数乘法与一系列加法。整个计算过程只需要按照既定的操作步骤进行即可，数据的数据位增加只是增加了重构出的最小模块的个数和加法的次数，而计算过程是不会随着数据位数的增加而变得复杂的。
- 一种计算超越函数的运算电路、运算装置和运算方法-202110961935.6
- 王学东;杨朝 - 北京希姆计算科技有限公司
- 2021-08-20 - 2023-04-04 - G06F7/498
- 本发明公开了一种计算超越函数的运算电路、运算装置和运算方法，其中一实施例的运算电路包括控制单元和数字运算电路，所述数字运算电路包括至少一个浮点乘法累加器，所述控制单元用于接收超越函数指令，按照与所述超越函数指令对应的运算逻辑，控制所述数字运算电路对规格化的第一操作数a进行运算并输出计算结果。本发明提供的实施例能够根据接收的超越函数指令确定运算逻辑，同时复用现有浮点乘法累加器并通过硬件运算电路实现超越函数的计算，从而解决现有技术中存在的问题，有效提高超越函数的运算效率，具有实际应用前景。
- 乘法器累加器和由乘法器累加器执行的计算方法-202210548086.6
- 李宰赫;金尚骏;郑丞哲;明成敃 - 三星电子株式会社
- 2022-05-18 - 2023-03-10 - G06F7/498
- 提供一种乘法器累加器和由乘法器累加器执行的计算方法。所述乘法器累加器包括：多个异或非(XNOR)门，沿着一条或多条输入线被设置，并且被配置为：接收与对应于所述一条或多条输入线中的每条输入线的权重位序列和输入位序列对应的信号，并且输出输入位序列与权重位序列之间的部分乘积结果；编码器，被配置为：将与序列对应的信号施加到所述多个XNOR门，在所述序列中，最高有效位(MSB)的逻辑值从以输入位序列和权重位序列中的一个或两个的对应序列的2的补码表示的原始序列被转换；和输出器，被配置为：生成其中校正值被施加到运算结果的输出，在运算结果中，从所述多个XNOR门输出的部分乘积结果被求和。
- 一种F-检验优化实现方法、存储介质以及实现设备-202211169478.8
- 杨先伟;朱翔;屈寅春;战学秋;王叶方 - 无锡职业技术学院
- 2022-09-23 - 2023-02-03 - G06F7/498
- 本发明公开了一种F‑检验优化实现方法、存储介质以及实现设备，应用于工业控制系统的安全防护装置，该实现方法包括以下步骤：若工业控制系统的安全防护装置中运行环境支持浮点运算，则进入基于浮点运算的实现方法；若工业控制系统的安全防护装置中不支持浮点运算，则进入无浮点运算的实现方法。本发明直接对工业控制系统的安全防护类产品生成的字节数据做处理，避免了传统检验方法中要将数据做比特转化的操作，并且基于查表统计，计算量大幅度下降，减少了工作流程和工作量，提升了检测效率，进而提升了工业控制系统的安全防护装置的实时响应性，从侧面增强了工业控制系统的稳定性和健壮性。
- 用于图像卷积处理的高速低功耗近似乘累加运算器-202211161068.9
- 陈志杰;李青林 - 北京工业大学
- 2022-09-22 - 2022-12-16 - G06F7/498
- 本发明公开了用于图像卷积处理的高速低功耗近似乘累加运算器，处理8bit有符号数×8bit无符号数。乘累加运算器由乘法器与加法器构成，分为部分积产生，部分积压缩，进位加法，累加四个阶段。本发明在部分积产生阶段使用了近似基‑8布斯算法，在进位加法和累加阶段使用近似4进位加法器。±3倍的被乘数被近似为±2，±4倍的被乘数，由于移位运算的延时，功耗较小，通过该近似能减小电路的复杂度，提高速度，降低功耗。对于nbit的加法运算，需要进行n‑1bit的进位；将16bit的加法运算使用4bit的进位，减小延时，加快了计算速度。通过近似计算提高了乘法累加器的速度，降低了功耗，适用于要求高速、低功耗、且容忍一定误差图像卷积处理。
- 一种支持累加结果连续写入的累加器硬件实现方法及装置-202210998529.1
- 吴铁彬;石嵩;谭弘兵;孙红辉;赵晓东 - 无锡江南计算技术研究所
- 2022-08-19 - 2022-11-18 - G06F7/498
- 本发明提供一种支持累加结果连续写入的累加器硬件实现方法及装置，属于高性能微处理器设计技术领域。该方法包括如下步骤：S1：基于本次累加结果对应的使能位在累加器中确定本次累加结果写入的起始条目；S2：从起始条目开始依序将本次累加结果写入累加器中；S3：获取本次累加结果写入的结束条目，基于结束条目获取本次的锁存条目；S4：锁存本次的锁存条目。本发明在编程时程序员可以基于使能位实现累加结果连续写入功能，就不必手动计算本次写入的累加器缓冲地址，因此可以降低编程的复杂性以及计算地址时出错的可能性，提高编程效率。
- 一种支持不同精度累加结果写回硬件的方法及装置-202211017007.5
- 谭弘兵;吴铁彬;谢军;郝子宇;王迪 - 无锡江南计算技术研究所
- 2022-08-24 - 2022-11-15 - G06F7/498
- 本发明公开了一种支持不同精度累加结果写回硬件的方法及装置，涉及数据处理技术领域，包括：构建多个运算单元组成的二维脉动阵列；读取本地局部存储器中的北向数据，预加载在矩阵乘法加速单元中从北向南传输；读取本地局部存储器中的西向数据，加载在矩阵乘法加速单元中从西向东传输；对西向数据和北向数据进行乘加操作；累加器缓冲接收矩阵乘法加速单元最南侧的一行运算单元传输下来的累加结果，完成所有中间结果累加；将缓存结果写回至本地局部存储器。本发明运算精度灵活可配，支持多种精度运算，同时累加结果写回电路支持写回精度灵活可配。
- 一种多个累加器的计算方法、装置、电子设备和存储介质-202211237771.3
- 梁监天;蔡权雄;牛昕宇 - 深圳鲲云信息科技有限公司
- 2022-10-11 - 2022-11-11 - G06F7/498
- 本申请提供了一种多个累加器的计算方法、装置、电子设备和存储介质，方法包括：针对每类待累加计算的多个数据，将所述数据划分至n个数组：针对每类数据执行如下目标操作：从一个数组中提取一个数据输入组内累加器的输入端A，并将从所述组内累加器的输出端得到的一个输出结果，输入所述组内累加器的输入端B，其中，数据输入的周期为一个时钟周期或多个时钟周期；在全部数据输入所述组内累加器后，将下一类别的数据按照所述目标操作输入所述组内累加器；确定所述组内累加器输出的n个初始累计结果；通过至少一个组间累加器对所述n个初始累计结果进行加和，得到全部数据的数据累加结果。本申请提高了累加器的计算效率。
- 一种累加器计算方法、装置、电子设备和存储介质-202211237874.X
- 梁监天;蔡权雄;牛昕宇 - 深圳鲲云信息科技有限公司
- 2022-10-11 - 2022-11-11 - G06F7/498
- 本申请提供了一种累加器计算方法、装置、电子设备和存储介质。所述方法包括：根据累加器的运算周期包含的输入周期的数量n，确定n个数组，其中，不同数组中待累加计算的数据的类型不同，其中，n为大于1的正整数；按照预设的数组循环顺序，在每个输入时刻，从一个数组中提取一个数据输入累加器的输入端A，并将从所述累加器的输出端得到的所述数组的输出结果，输入所述累加器的输入端B；在全部数据输入所述累加器后，得到每类数据的数据累加结果。本申请提高累加器的计算效率。
- 一种支持工作区和结果区切换的累加器双缓冲方法及装置-202210998532.3
- 吴铁彬;陈庆强;唐勇;谭弘兵;于齐;李宏亮 - 无锡江南计算技术研究所
- 2022-08-19 - 2022-11-11 - G06F7/498
- 本发明提供一种支持工作区和结果区切换的累加器双缓冲方法及装置，属于高性能微处理器设计技术领域。该方法包括如下步骤：S1：在未确定两个缓冲分别为何区时将处于空闲状态的一个缓冲作为工作区、将处于卸载状态的另一个缓冲作为结果区，在确定两个缓冲分别为何区时执行S2；S2：控制工作区进行累加运算并存储累加结果和控制结果区进行卸载数据；S3：在工作区的累加结果存储完毕时将该缓冲切换为结果区、在结果区数据卸载完毕并清0时将该缓冲切换为工作区。本发明的累加结果不用等待缓冲数据卸载完成就可以直接与当前的缓冲进行累加并写入，因此可以隐藏累加结果写回的延迟，提高脉动阵列的性能。
- 一种累加器计算方法、装置、电子设备和存储介质-202211237859.5
- 梁监天;蔡权雄;牛昕宇 - 深圳鲲云信息科技有限公司
- 2022-10-11 - 2022-11-08 - G06F7/498
- 本申请提供了一种累加器计算方法、装置、电子设备和存储介质，方法包括：针对每类待累加计算的多个数据，将所述数据划分至n个数组，其中，n是根据累加器的运算周期包含的时钟周期的数量确定的，n为大于1的正整数：针对每类数据执行如下目标操作；从一个数组中提取一个数据输入所述累加器的输入端A，并将从所述累加器的输出端得到的一个输出结果，输入所述累加器的输入端B，其中，数据输入的周期为一个时钟周期或多个时钟周期；在数组中的全部数据输入所述累加器后，得到n个初始累加结果；通过所述累加器将n个初始累加结果进行相加，得到全部数据的数据累加结果后，对下一类数据执行所述目标操作。本申请提高累加器的计算效率。
- 计算装置、数据处理方法及相关产品-202110449503.7
- 不公告发明人 - 上海寒武纪信息科技有限公司
- 2021-04-25 - 2022-10-25 - G06F7/498
- 本披露公开了一种计算装置、数据处理方法及相关产品。该计算装置可以包括在组合处理装置中，该组合处理装置还可以包括接口装置和其他处理装置。该计算装置与其他处理装置进行交互，共同完成用户指定的计算操作。组合处理装置还可以包括存储装置，该存储装置分别与计算装置和其他处理装置连接，用于存储该计算装置和其他处理装置的数据。本披露的方案提供了执行汉明重量指令的硬件架构，其可以简化处理，提高机器的处理效率。
- 基于FPGA加速器的数据处理方法、系统、电子设备及存储介质-202210896575.0
- 范锐军;胡光;马孝江 - 群周科技（上海）有限公司
- 2022-07-28 - 2022-10-21 - G06F7/498
- 本发明属于人工智能技术领域，公开了一种基于FPGA加速器的数据处理方法、系统、电子设备及存储介质，所述的数据处理方法包括如下步骤：对PIXOR网络的当前层的权重与偏置进行定点化处理，得到对应的定点化处理后参数；基于当前层的定点化处理后参数，对输入当前层的点云特征数据进行计算操作，得到当前层的输出结果数据；对当前层的输出结果数据进行动态量化处理，得到当前层的动态量化处理后数据；将当前层输出的动态量化处理后数据输入PIXOR网络的下一层，并重复以上步骤，直至当前层为PIXOR网络的最后一层。本发明解决了现有技术存在的点云特征数据只能以低比特的定点小数格式进行传输和计算，精度损失大的问题。
- 纯数字存内乘法电路架构及其运算方法-202210686720.2
- 周煜梁;刘业帆 - 昕原半导体（上海）有限公司
- 2022-06-17 - 2022-10-11 - G06F7/498
- 本发明提供一种纯数字存内乘法电路架构及其运算方法，其中，纯数字存内乘法电路架构用于计算公式：A*B，其中，所述数值A和所述数值B均为二进制数；包括判断模块和运算模块；其中，所述判断模块用于对所述数值A进行预操作以提取所述数值A中等于1的位；所述运算模块用于基于所述数值A中等于1的位对计算公式：A*B进行计算。本发明提供的纯数字存内乘法电路架构能够解决现有的纯数字计算方法运算效率低的问题。
- 纯数字存内计算电路架构-202210687716.8
- 周煜梁;刘业帆 - 昕原半导体（上海）有限公司
- 2022-06-17 - 2022-10-11 - G06F7/498
- 本发明提供一种纯数字存内计算电路架构及其运算方法，其中，纯数字存内计算电路架构包括读时钟域部和数字时钟域部，数字时钟域部包括位移寄存器、位宽统计输出单元以及与门操作单元；其中，所述读时钟域部用于读出待计算公式中的数值B并存入所述位移寄存器中；所述位宽统计输出单元用于输出所述数值A的各位的值；其中，待计算公式为：A*B，所述数值A和所述数值B均为二进制数；所述位移寄存器用于输出所述数值B移位后的与所述数值A的各位的值相对应的移位数值；所述与门操作单元用于对所述数值A的各位的值与相对应的移位数值进行与操作。本发明提供的纯数字存内计算电路架构能够解决现有的纯数字计算方法受读出器件的读出速度影响的问题。
- 信号处理系统、信号处理方法及电子设备-202110116116.1
- 言嘉;张美玲;章少敏 - 深圳三星通信技术研究有限公司;三星电子株式会社
- 2021-01-28 - 2022-07-29 - G06F7/498
- 本申请提出了信号处理系统、信号处理方法及电子设备，能够提高对非线性系统的辨识精度。其中，一种信号处理系统，包括：分数时延生成单元，用于对所述信号处理系统的输入信号进行时延处理，以生成分数时延信号；整数时延单元，用于对分数时延信号进行延时处理，以生成经过整数时延处理的信号；模型处理单元，用于按照所述信号处理系统的数学模型，对经过整数时延处理的信号进行处理，得到信号处理系统的输出信号。
- 存储器中计算累加器-202210127624.4
- 罗介甫;李伯浩;史毅骏 - 台湾积体电路制造股份有限公司
- 2022-02-11 - 2022-06-28 - G06F7/498
- 本申请涉及存储器中计算累加器。存储器中计算(CIM)设备被配置为根据应用的类型确定至少一个输入，并且根据训练结果或用户的配置确定至少一个权重。CIM设备从输入的最高有效位(MSB)到输入的最低有效位(LSB)执行基于输入和权重的位串行乘法，以根据多个部分积获得结果。输入的第一位的第一部分和被左移一位，然后被与输入的第二位的第二部分积相加，以获得第二位的第二部分和。第二位是第一位之后的一位，并且结果由CIM设备输出。
- 水声信号的高精度连续延时型FPGA实时波束形成器-202111633917.1
- 方衍;刘健建;方世良 - 南京世海声学科技有限公司
- 2021-12-29 - 2022-04-12 - G06F7/498
- 本发明公开一种水声信号的高精度连续延时型FPGA实时波束形成器，包括如下FPGA子模块：(1)波束控制模块，用于控制其他子模块的工作状态；(2)向量(矩阵)乘法器模块，可以设置定点乘法器、加法器的工作模式；(3)通道数据存储模块，作为环形缓冲器存储采样数据；(4)取址存储模块，配置波束形成时延表；(5)系数存储模块，配置波束形成向量表。本发明通过FPGA芯片的部分资源组合以及模块例化使用，实现了高精度、连续实时采样下的波束形成，为目标估计和检测提供实时的低信噪比的多波束信号。
- 专利分类
