[发明专利]一种虚拟对象的交互控制方法及装置有效
| 申请号： | 202011561676.X | 申请日： | 2020-12-25 |
| 公开（公告）号： | CN112604304B | 公开（公告）日： | 2022-09-02 |
| 发明（设计）人： | 倪铁;赵博强;张子石;杨其帆 | 申请（专利权）人： | 珠海金山数字网络科技有限公司 |
| 主分类号： | G06F9/305 | 分类号： | G06F9/305;A63F13/80 |
| 代理公司： | 北京智信禾专利代理有限公司 11637 | 代理人： | 刘晓楠 |
| 地址： | 519000 广东省珠海市高新区唐家湾镇前岛环路325号102室*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请提供一种虚拟对象的交互控制方法及装置，其中所述方法包括：根据虚拟场景中的虚拟对象对应的第一逻辑需求，获取第一交互控制器；通过所述第一交互控制器依次调用至少一个交互表现，根据每个所述交互表现使所述虚拟对象执行对应的交互动作；在根据所述虚拟对象对应的第二逻辑需求，需要切换至第二交互控制器的情况下，根据所述虚拟对象在当前对应的交互状态，向所述第一交互控制器或所述虚拟对象在当前对应的交互表现发送退出指令；根据所述退出指令退出所述第一交互控制器，并通过所述第二交互控制器依次调用至少一个交互表现，并使所述虚拟对象执行每个交互表现。 | ||
| 搜索关键词： | 一种 虚拟 对象 交互 控制 方法 装置 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于珠海金山数字网络科技有限公司，未经珠海金山数字网络科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202011561676.X/，转载请声明来源钻瓜专利网。
- 上一篇：滑动窗口中对象的显示系统及方法
- 下一篇：一种数据处理方法与装置
- 同类专利
- 存储器内关联处理系统-202211054934.4
- S·S·艾勒特;A·D·艾卡尔;J·埃诺;B·希拉诺 - 美光科技公司
- 2022-08-30 - 2023-03-03 - G06F9/305
- 本申请案是针对存储器内关联处理系统。一种设备可接收指示作为用于计算操作的操作数的第一向量和第二向量的指令集。所述设备可从向量映射方案集中选择用于使用关联处理执行所述计算操作的向量映射方案。所述设备可基于所述选择的向量映射方案，将所述第一向量和所述第二向量写入到各自包括内容可寻址存储器单元阵列的平面集。
- 用于可执行内容和可执行内容流创建的系统和方法-201680056703.3
- 理查德·怀特;祖宾·阿波;米哈伊尔·斯维尔德洛夫 - 慧咨环球有限公司
- 2016-07-28 - 2023-01-06 - G06F9/305
- 公开了方法和系统，该方法和系统允许用户访问表示可执行表单项的标记，点击并将它们拖动到显示屏幕上的空间中，并构建可执行表单项的表单。所公开的方法和系统允许可执行表单项在用户构建表单时被布置和重新布置。在显示器上构建的表单是可执行的，因为当将标记拖动到表单视图屏幕上时，执行代码附加在表单项上。用户将不需要考虑如何定义表单项发挥作用的方式。也就是说，在单个步骤中，用户将选择一个特定类型的表单项来构建表单，并且这个表单将立即可执行。然后该表单可以成为表单流的一部分。
- 向操作系统发送中央处理单元性能信息的方法和装置-202210569781.0
- 朱磊;李玉福;刘仕杰;徐涛 - 英特尔公司
- 2022-05-24 - 2022-12-27 - G06F9/305
- 公开了向操作系统发送中央处理单元性能信息的方法和装置。一种装置包括接口电路，以及处理器电路，用于执行第一操作、第二操作或第三操作中的至少一者，以实例化：CPU检测器电路，用于确定第一CPU和第二CPU之间的连接状态；编码器电路，用于针对第一CPU端口生成第一CPU标识符以及针对第二CPU端口生成第二CPU标识符；拓扑结构识别器电路，用于基于连接状态和CPU标识符来识别拓扑结构；事务性能水平(TPL)计算器电路，用于基于连接状态、CPU标识符、以及拓扑结构中的至少一者来计算TPL；以及TPL发送器电路，用于将TPL发送到OS。
- 一种虚拟对象的交互控制方法及装置-202011561676.X
- 倪铁;赵博强;张子石;杨其帆 - 珠海金山数字网络科技有限公司
- 2020-12-25 - 2022-09-02 - G06F9/305
- 本申请提供一种虚拟对象的交互控制方法及装置，其中所述方法包括：根据虚拟场景中的虚拟对象对应的第一逻辑需求，获取第一交互控制器；通过所述第一交互控制器依次调用至少一个交互表现，根据每个所述交互表现使所述虚拟对象执行对应的交互动作；在根据所述虚拟对象对应的第二逻辑需求，需要切换至第二交互控制器的情况下，根据所述虚拟对象在当前对应的交互状态，向所述第一交互控制器或所述虚拟对象在当前对应的交互表现发送退出指令；根据所述退出指令退出所述第一交互控制器，并通过所述第二交互控制器依次调用至少一个交互表现，并使所述虚拟对象执行每个交互表现。
- 用于判断队列项是否取消的裁决电路-202022585371.4
- 郇丹丹 - 北京微核芯科技有限公司
- 2020-11-10 - 2021-06-18 - G06F9/305
- 本实用新型公开了一种用于判断队列项是否取消的裁决电路，包括：与用于记录乱序处理器中所有指令的寄存器队列地址相连的多个异或门，其中，异或门的一个输入端与寄存器队列地址前面增加的最高位相连，另一个输入端与寄存器的读指针增加的最高位相连，将异或后得到的地址作为指令的年龄信息；与多个异或门相连的比较器组件，比较器组件用于根据指令的年龄信息判断得到指令年龄的新老；分别与乱序队列和比较器组件相连的取消部件，取消部件，用于判断队列取消项时，选择队列中引起取消的指令及比引起取消的指令的年龄新的指令进行取消。该裁决电路可以提高队列取消项判断的可靠性，降低判断复杂度，减小裁决延时，提高乱序处理器的性能、降低功耗、节约面积。
- 用于调度乱序队列和判断队列取消项的乱序处理器-202022585378.6
- 郇丹丹 - 北京微核芯科技有限公司
- 2020-11-10 - 2021-06-18 - G06F9/305
- 本实用新型公开了一种用于调度乱序队列和判断队列取消项的乱序处理器，包括：指令分配电路；分别与分配电路相连用于记录乱序处理器中所有指令的寄存器和乱序队列；分别与寄存器和乱序队列相连的仲裁电路，仲裁电路用于乱序处理器的乱序队列中指令的年龄信息的大小比较，以判断得到指令年龄的新老，在调度乱序队列时，选择队列中有效且年龄最老的指令进行执行；在判断队列取消项时，选择队列中引起取消的指令及比引起取消的指令的年龄新的指令进行取消。该乱序处理器可以提高调度以及队列取消项判断的可靠性，降低判断复杂度，减小判断延时，并具有低功耗和面积小的特点。
- 具有指令年龄比较功能的仲裁电路-202022585380.3
- 郇丹丹 - 北京微核芯科技有限公司
- 2020-11-10 - 2021-06-18 - G06F9/305
- 本实用新型公开了一种具有指令年龄比较功能的仲裁电路，仲裁电路用于乱序处理器的乱序队列中指令的年龄信息的大小比较，包括：与用于记录乱序处理器中所有指令的寄存器队列地址相连的多个异或门，其中，异或门的一个输入端与寄存器队列地址前面增加的最高位相连，另一个输入端与寄存器队列的读指针增加的最高位相连，将异或后得到的地址作为指令的年龄信息；多个第一级比较器，每个第一级比较器的两个输入端分别与相邻的两个异或门的输出端相连，以比较两条指令的年龄信息，判断得到指令年龄的新老。该仲裁电路可以降低判断复杂度，减小判断延时，提高乱序处理器的性能、降低功耗、节约面积。
- 用于调度乱序队列的仲裁电路-202022585459.6
- 郇丹丹 - 北京微核芯科技有限公司
- 2020-11-10 - 2021-06-18 - G06F9/305
- 本实用新型公开了一种用于调度乱序队列的仲裁电路，包括：与用于记录乱序处理器中所有指令的寄存器队列地址相连的多个异或门，其中，异或门的一个输入端与寄存器队列地址前面增加的最高位相连，另一个输入端与寄存器队列的读指针增加的最高位相连，将异或后得到的地址作为指令的年龄信息；与多个异或门相连的比较器组件，比较器组件用于根据指令的年龄信息判断得到指令年龄的新老；分别与乱序队列和比较器组件相连的调度部件，调度部件在调度乱序队列时，选择队列中有效且年龄最老的指令进行执行。该仲裁电路可以提高调度的可靠性，降低判断复杂度，减小判断延时，提高乱序处理器的性能、降低功耗、节约面积。
- 一种稳定控制装置策略表解析计算方法及装置-202110035800.7
- 徐艳艳;马卫平;李旺;孙运乾;姜艳娟;李杰;叶留义;张玉龙;任红旭;闫振宇;陈一飞 - 许继集团有限公司;许继电气股份有限公司;许昌许继软件技术有限公司
- 2021-01-12 - 2021-05-14 - G06F9/305
- 本发明公开了一种稳定控制装置策略表解析计算方法及装置，其中方法包括如下步骤：依据电力系统故障信息生成策略表的计算文件；对计算文件进行解析得到指令集文件；将指令集文件预先发送至稳定控制装置，稳定控制装置运行时可直接读取并运行指令集文件的指令集数据。通过将策略表逻辑计算表达式和数学计算表达式解析成指令集文件，并预置于稳定控制装置中，以使稳定控制装置在运行期间不需要再解析策略表的表达式脚本，直接运行指令集文件内的指令集数据，可显著提高稳定控制装置运行效率。
- 一种使用外置ID组件的实现智能照明控制系统自恢复的方法-202010210154.9
- 吴耀;徐立杰;魏代煕 - 北京易能智达电子有限公司
- 2020-03-23 - 2020-07-03 - G06F9/305
- 本申请提出一种使用外置ID组件的实现智能照明控制系统自恢复的方法，目的在于实现在系统器件失效并被替换后，可以自行启动恢复过程，其具体技术手段是：设置控制源，以及连接于被控回路中的执行器，所述控制源与执行器之间设定好控制逻辑；所述执行器包括相互独立并可拆接相连的ID组件和功能组件，所述ID组件存储有唯一的ID信息，所述功能组件响应控制源的指令对被控回路执行功能操作，其由ID组件中获取ID信息；当原功能组件出现故障时，替换新的功能组件并使之与原ID组件连接；新的功能组件上电后由原ID组件中获取所需ID信息，由于系统的控制逻辑基于执行器的ID，故新的功能组件获取ID信息后即可按原被控逻辑运行，实现功能操作。
- 基于柔性带权有向图模型的卫星指令序列生成方法-201710176299.X
- 张亚航;田志新;张庆君;袁珺;于俊慧;王向晖;杨柳青;潘莉;郑国成 - 北京空间飞行器总体设计部
- 2017-03-23 - 2020-06-05 - G06F9/305
- 本发明提供基于柔性带权有向图模型的卫星指令序列生成方法，具体过程为：将卫星任务指令序列转化为由节点及其约束关系构成的柔性带权有向图模型，其中有向图模型中权值可变的边为柔性边，且柔性边的权值为柔性区间；针对每一节点，根据其前驱节点的执行区间，以及其与后驱节点之间的柔性区间，计算其对应的执行区间；针对每一节点，根据其后驱节点的最终执行时间、其与后驱节点之间的柔性区间、及其对应的执行区间，计算并更新其对应的执行区间，并在更新后的执行区间内确定最终执行时间；然后根据每一节点所对应的最终执行时间执行对应的指令。利用该方法所确定的各指令执行时刻，能够满足严格的指令执行时间间隔需求。
- 用于管理可变长度指令的方法和设备-201580051186.6
- B·巴里;F·康纳;M·奥利德;D·莫洛尼;S·鲍尔 - 线性代数技术有限公司
- 2015-07-27 - 2019-08-13 - G06F9/305
- 公开了一种包括各种可变长度指令的向量处理器。公开了用于以省时、存储器高效且功率高效的方式有效地执行各种操作的计算机实现的方法。公开了用于通过基于延迟线指令的长度而控制阈值来更有效地管理缓冲器的方法。公开了用于在硬件中布置多类型和多尺寸操作的方法。公开了用于压缩查找表的方法。公开了用于对变量进行在线改变的方法。
- 针对固态存储设备在运行中的性能调整-201480024473.3
- D·J·拉格兰;C·E·萨勒斯基;R·P·曼戈尔德;C·L·伊;P·Y·阿勒卡尔;K·萨瑟恩 - 英特尔公司
- 2014-05-27 - 2019-06-14 - G06F9/305
- 描述了与针对固态存储设备在运行中的性能调整技术相关的方法和装置。在一个实施例中，控制器逻辑控制对一个或多个非易失性存储器设备的访问。控制器逻辑引起以下中的一个或多个的操作频率的改变：控制器逻辑、将一个或多个非易失性存储器设备耦合到控制器逻辑的总线、以及一个或多个非易失性存储器设备中的一个或多个。此外，控制器逻辑能够响应于命令而引起操作频率的改变。此外，对功率限度进行改变，使得基于系统能力来缩放固态存储设备的性能成为可能。也公开和声明了其它实施例。
- 用于提供通用GF（256）SIMD加密算术功能的指令和逻辑-201510274232.0
- S·格伦 - 英特尔公司
- 2015-05-26 - 2019-02-22 - G06F9/305
- 本申请公开了用于提供通用GF（256）SIMD加密算术功能的指令和逻辑。指令和逻辑提供通用GF(28)SIMD加密算术功能。实施例包括处理器，其用于对用于SIMD二进制有限域乘法求逆的、指定源数据操作数和不可约多项式的指令进行解码以针对源数据操作数中的每一个元素计算逆元对不可约多项式求模。该指令的结果被存储在SIMD目的地寄存器中。一些实施例也对指定源数据操作数、变换矩阵操作数和转换向量的用于SIMD仿射变换的指令进行解码。变换矩阵和转换向量被应用于源数据操作数中的每一个元素。一些实施例也对指定第一和第二源数据操作数的用于SIMD二进制有限域乘法的指令进行解码，以便将第一和第二源数据操作数的每一个对应的元素对相乘，并且对不可约多项式求模。
- 一种处理器内核结构-201710189831.1
- 丁晓兵;朱少华;丁丁 - 上海芯旺微电子技术有限公司
- 2017-03-27 - 2018-10-16 - G06F9/305
- 本发明提供一种处理器内核结构，包括：数据总线组、至少一个累加器、以及逻辑运算单元；每个所述累加器均包括至少两个第一通用寄存器，每一所述第一通用寄存器的位数相同；所述累加器经由所述数据总线组连接至所述逻辑运算单元的输入端；其中，所述数据总线组包括多个第一数据总线，所述第一数据总线的数量与每个所述累加器中的所述第一通用寄存器的数量相等，每个所述第一数据总线的位数与所述第一通用寄存器的位数相同，所述累加器中的每个所述第一通用寄存器连接至对应的所述第一数据总线。本发明中的处理器内核结构的效率更高。
- 一种逻辑表达式的解析方法及装置-201510701410.3
- 刘旭 - 北京锐安科技有限公司
- 2015-10-26 - 2018-05-25 - G06F9/305
- 本发明实施例公开了一种逻辑表达式的解析方法及装置，该解析方法获取待解析的逻辑表达式；拆分所述待解析的逻辑表达式以获得至少一个运算单元；针对所述至少一个运算单元进行运算以得到每个运算单元的运算值；将每个运算单元的运算值代入待解析的逻辑表达式；及针对代入运算值后的待解析的逻辑表达式进行运算以获取最终结果。本发明避免现有解析方法的复杂逻辑运算，可以迅速的运算出结果并提高运算正确率。
- 用于执行指令的处理器、归一化加法运算的方法、通信设备、机器可读介质、用于处理指令的设备和设备-201380061966.X
- S·卢巴诺维奇;T·庞斯;A·格雷德斯廷;Z·斯波伯 - 英特尔公司
- 2013-06-27 - 2018-02-13 - G06F9/305
- 在一个实施例中，处理器包括至少一个浮点单元。该至少一个浮点单元可包括加法器、引导变化预测器(LCA)逻辑以及移位器。加法器可以将第一操作数X与第二操作数Y相加，以获得具有位长度n的输出操作数。LCA逻辑可以对于从n‑1到1的每一个位位置i，基于第一操作数X和第二操作数Y，获得一组传播值以及一组位值；以及，基于该组传播值以及该组位值，生成LCA掩码。移位器可以基于LCA掩码，归一化输出操作数。描述并要求保护其他实施例。
- 一种处理器内核结构-201720306205.1
- 丁晓兵;朱少华;丁丁 - 上海芯旺微电子技术有限公司
- 2017-03-27 - 2017-11-14 - G06F9/305
- 本实用新型提供一种处理器内核结构，包括数据总线组、至少一个累加器、以及逻辑运算单元；每个所述累加器均包括至少两个第一通用寄存器，每一所述第一通用寄存器的位数相同；所述累加器经由所述数据总线组连接至所述逻辑运算单元的输入端；其中，所述数据总线组包括多个第一数据总线，所述第一数据总线的数量与每个所述累加器中的所述第一通用寄存器的数量相等，每个所述第一数据总线的位数与所述第一通用寄存器的位数相同，所述累加器中的每个所述第一通用寄存器连接至对应的所述第一数据总线。本实用新型中的处理器内核结构的效率更高。
- 用于在单个指令中执行移位和异或运算的方法和装置-201010601696.5
- V·戈帕尔;J·D·吉尔福德;E·奥兹图科;W·K·费格哈利;G·M·沃尔里齐;M·G·迪克森 - 英特尔公司
- 2010-12-15 - 2017-08-01 - G06F9/305
- 用于执行移位和异或运算的方法和装置。在一个实施例中，一种装置包括用于执行第一指令的执行资源。响应于该第一指令，所述执行资源对至少一个值执行移位和异或运算。
- 一种激光直写设备中的数据处理模块-201621486271.3
- 董辉;陈修涛;吴景舟;李泽忠;其他发明人请求不公开姓名 - 江苏九迪激光装备科技有限公司
- 2016-12-31 - 2017-07-11 - G06F9/305
- 本实用新型涉及激光直写设备，具体涉及一种激光直写设备中的数据处理模块。目前的数据处理模块数据处理能力有限，需要外接一个从机来协助处理相关过程。由于外接从机的加入，增加了设备量，加大了成本投入，同时也增加了故障点，加大了维护难度。并且从机的工作难度大，对数据的实时处理效果差，工作效率相对不高。本实用新型在数据处理模块中集成了一个FPGA芯片和一个逻辑计算单元LCU，代替了外接从机，同等条件下，减少了设备量，降低了设备的复杂度，减少了设备投入，同时也提高了设备的工作效率。
- 微处理器加速的代码优化器和依赖性重排序方法-201180076245.7
- M·阿布达拉 - 索夫特机械公司
- 2011-11-22 - 2017-02-15 - G06F9/305
- 一种依赖性重排序方法。该方法包括访问输入指令序列、初始化三个寄存器并且向第一寄存器中加载指令编号。该方法还包括向第二寄存器中加载目的寄存器编号、根据第二寄存器中的位置编号将值从第一寄存器向第三寄存器中的位置广播、根据第二寄存器中的位置编号改写第三寄存器中的位置以及使用第三寄存器中的信息以填充用于对来自指令序列的依赖指令进行分组的依赖性矩阵。
- 在半导体芯片上实现的向量逻辑归约操作-201180045783.X
- J.维德梅尔;S.萨穆德拉拉;R.戈利弗 - 英特尔公司
- 2011-09-24 - 2016-10-26 - G06F9/305
- 描述半导体处理器。该半导体处理器包括逻辑电路用于执行逻辑归约指令。该逻辑电路具有搅和电路用于搅和向量的元素以便形成搅和向量。该逻辑电路还具有向量逻辑电路用于对所述向量和所述搅和向量执行向量逻辑操作。
- 用于在单个指令中执行移位和异或运算的方法和装置-201510098245.7
- V·戈帕尔;J·D·吉尔福德;E·奥兹图科;W·K·费格哈利;G·M·沃尔里齐;M·G·迪克森 - 英特尔公司
- 2010-12-15 - 2015-06-10 - G06F9/305
- 描述了用于执行指令的处理器。在一个实施例中，处理器包括多级的高速缓存，包括一级(L1)高速缓存；多个寄存器；指令预取单元,解码器，耦合到所述指令预取单元，被配置为用于解码所预取的包括移位和异或指令的指令；以及执行单元，耦合到所述解码器，被配置为用于响应于所述移位和异或指令，执行移位和异或操作，以及浮点单元，被配置为在浮点数据元上进行操作。
- 一种功能块图数据流的排序系统及方法-201510088179.5
- 董泽;李维聪;吴延峰;韩璞;高扬;高素文 - 华北电力大学（保定）
- 2015-02-26 - 2015-05-06 - G06F9/305
- 本发明涉及自动化控制技术领域，具体涉及一种功能块图数据流的排序系统及方法。本发明提供一种功能块图数据流的排序系统和方法，包括至少一个赋予了以运算顺序号为赋值的源节点模块，源节点模块为中间节点模块提供数据流，中间节点模块为终节点模块提供经过顺序结构运算的数据流信息,源节点模块至少包括一个输出模块引脚，中间节点模块包括若干个运算模块，每个运算模块包括输入模块引脚和输出模块引脚，输入模块引脚与源节点模块至少连接一个，终节点模块至少包括一个输入模块引脚。本发明提供功能块图数据流排序系统及方法，解决了传统功能块图功能图中，各模块的运行顺序号无序运行在庞大的功能块图中无法合理智能的赋予运算顺序号的问题。
- 一种复杂运算逻辑的解析方法及装置-201410601876.1
- 王晋刚 - 北京思特奇信息技术股份有限公司
- 2014-10-31 - 2015-03-11 - G06F9/305
- 本发明涉及一种复杂运算逻辑的解析方法及装置，包括以下步骤：获取预设的过滤条件，将过滤条件解析成过滤逻辑二叉树；获取预设的规则表达式，将规则表达式解析成规则判断二叉树，所述规则判断二叉树中的每个节点分别为一个规则逻辑二叉树；将过滤属性、过滤属性值和规则属性、变量保存为属性结构体；将输入的话单文件与过滤逻辑二叉树比较；将话单文件与规则判断二叉树进行判断，根据判断得到的结果确定使用规则判断二叉树中的任一规则逻辑二叉树进行运算，根据规则表达式使用确定的规则逻辑二叉树运算输入的话单。本发明能够实现复杂表达式运算、在表达式中加入变量、在表达式中加入属性及输出中间数据。
- 一种精简的微处理器IP核-201410243580.7
- 陈晓强 - 上海航天电子通讯设备研究所
- 2014-06-04 - 2014-08-06 - G06F9/305
- 本发明公开了一种精简的微处理器IP核，对传统的处理器进行指令系统和存储模式的精简、优化，该处理器核具有常规的算术运算能力、能实现数据解析、流程控制等常规嵌入式系统中应用中的主要功能。本发明具有以下有益效果：本发明提供的处理器IP核具备了常规处理器的算术运算和逻辑控制能力，内部的12个通用寄存器可满足临时数据和过程数据量不多的应用要求，达到无需扩展读写存储器的要求；对于数据量较大的应用要求也可扩展读写访问存储器实现，具有较高的可扩展性；本发明提供的处理器IP核满足了非计算性嵌入式系统的信息处理要求，也可作为复杂系统中的协控制运算部件集成。
- 一种基于命令字的FPGA资源时序平衡方法-201310439309.6
- 刘宪阳;王鹏程;赵文亮;王浩;田林琳 - 航天恒星科技有限公司
- 2013-09-24 - 2014-01-08 - G06F9/305
- 一种基于命令字的FPGA资源时序平衡方法，针对在航天等高可靠性应用场合，不便采用大规模商业器件的情况下，导致FPGA资源紧张的问题。通过合理平衡FPGA资源和外部存储资源的方式，达到FPGA在消耗较小资源的情况下实现同等的逻辑功能，同时提供了一定的软件可编程特性，达到了逻辑资源、功能、可编程性的和谐统一。本发明不仅减少了FPGA逻辑使用量，降低了单粒子风险，同时还提供了在不改变FPGA逻辑的情况下提供了软件可编程特性，具有较为广阔的应用前景和借鉴性。
- 用于微处理器的转译地址高速缓存-201310079112.6
- 罗斯·泽格尔肯;亚历山大·克莱贝尔;纳瑟·塔克;戴维·邓恩 - 辉达公司
- 2013-03-13 - 2013-09-18 - G06F9/305
- 提供了从包括在微处理器中的指令高速缓存获取指令和达到与指令相同功能性的替代版本相关的实施例。在一个示例中，提供了方法，其包括在示范性微处理器处从指令高速缓存获取指令。示范性方法还包括对用于指令的地址进行散列来确定达到与该指令相同功能性的指令的替代版本是否存在。示范性方法进一步包括，如果散列导致确定这样的替代版本存在，那么中止指令的获取并检索以及执行替代版本。
- 数据处理装置、和数据处理方法-201280001280.7
- 马场大介 - 松下电器产业株式会社
- 2012-03-19 - 2013-01-16 - G06F9/305
- 具有：解码器，从1个指令中，读取用于指定存放N比特的对象比特序列的比特序列存放区域的信息、表示N比特的比特序列中的第1比特范围的信息、和表示该N比特的比特序列中的第2比特范围的信息，并将与所读取的信息对应的解码信号输出，该第1比特范围包含该N比特的比特序列中的第1端比特，该第2比特范围是与该第1比特范围连续的比特范围，并且不包含该N比特的比特序列中的第2端比特，其中，N是2以上的整数；以及比特操作电路，当从解码器输出解码信号时，根据该解码信号，基于存放在比特序列存放区域中的对象比特序列，生成由N比特构成的输出比特序列并输出。
- 用于亚稳态速稳的存储电路的设备及相关方法-201080043269.8
- B·佩德森;S·乔卡琳格姆 - 阿尔特拉公司
- 2010-09-28 - 2012-08-15 - G06F9/305
- 一种亚稳态速稳存储电路包括至少一个反相电路。该反相电路具有逻辑输入。该反相电路的逻辑输入被分为一对物理输入。
- 专利分类
