“G·M·沃尔里齐”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果45个，建议您升级VIP下载更多相关专利

[发明专利]用于处理SHA-2安全散列算法的方法和设备-CN202010258309.6有效
发明人： K·S·雅普;G·M·沃尔里齐;J·D·吉尔福德;V·戈帕尔;E·奥兹图科;S·M·格尔雷;W·K·费格哈利;M·G·迪克森 -专利权人：英特尔公司
申请日： 2012-03-30 - 公布日： 2023-10-27 - 主分类号： H04L9/32 文献下载
摘要：本发明涉及用于处理SHA‑2安全散列算法的方法和设备。一种处理器包括指令解码器，用于接收第一指令以处理安全散列算法2(SHA‑2)散列算法，第一指令具有与存储SHA‑2状态的第一存储位置相关联的第一操作数以及与存储多个消息和轮常数相关联的第二存储位置相关联的第二操作数。处理器还包括耦合到所述指令解码器的执行单元，用于对所述第一操作数指定的SHA‑2状态和所述第二操作数指定的多个消息和轮常数执行SHA‑2散列算法的一次或多次迭代。
用于处理 sha 安全算法方法设备

[发明专利]用于SHA256算法的消息调度的指令处理器-CN201811473101.5有效
发明人： G·M·沃尔里齐;K·S·雅普;J·D·吉尔福德;V·戈帕尔;S·M·格尔雷 -专利权人：太浩研究有限公司
申请日： 2013-06-12 - 公布日： 2023-05-12 - 主分类号： G06F9/30 文献下载
摘要：处理器包括第一执行单元，该第一执行单元用于接收并执行第一指令，该第一指令用于处理安全散列算法256(SHA256)消息调度操作的第一部分，第一指令具有：第一操作数，该第一操作数与用于存储第一组消息输入的第一存储位置相关联；以及第二操作数，该第二操作数与用于存储第二组消息输入的第二存储位置相关联；该处理器进一步包括第二执行单元，该第二执行单元用于接收并执行第二指令，该第二指令用于处理所述SHA256消息调度操作的第二部分，第二指令具有：第三操作数，该第三操作数与用于存储该第一部分的中间结果和第三组消息输入的第三存储位置相关联；以及第四操作数，该第四操作数与用于存储第四组消息输入的第四存储位置相关联。
用于 sha256 算法消息调度指令处理器

[发明专利]用于响应于单个指令来执行循环和异或的系统、装置和方法-CN201810362434.4有效
发明人： V·戈帕尔;G·M·沃尔里齐;J·D·吉尔福德;K·S·雅普 -专利权人：元平台公司
申请日： 2013-06-21 - 公布日： 2022-09-20 - 主分类号： G06F9/30 文献下载
摘要：本申请公开了在计算机处理器中响应于单个异或和循环指令来执行循环和异或的系统、装置和方法，其中该循环和异或指令包括第一和第二源操作数、目的地操作数以及立即数值。
用于响应单个指令执行循环系统装置方法

[发明专利]安全的模幂运算处理器、方法、系统和指令-CN201680049318.6有效
发明人： V·戈帕尔;G·M·沃尔里齐 -专利权人：英特尔公司
申请日： 2016-08-08 - 公布日： 2022-07-19 - 主分类号： G06F21/60 文献下载
摘要：本发明的一方面的一种处理器包括解码单元，所述解码单元用于对利用模糊化输入信息进行模幂运算的指令进行解码。所述利用模糊化输入信息进行模幂运算的指令用于指示将存储用于模幂运算操作的输入信息的多个源操作数。将存储在所述多个源操作数中的所述输入信息中的至少一部分输入信息将被模糊化。执行单元与所述解码单元耦合。响应于所述利用模糊化输入信息进行模幂运算的指令，所述执行单元用于将模幂运算结果存储在目的地存储位置中，所述目的地存储位置将由所述利用模糊化输入信息进行模幂运算的指令指示。公开了其他处理器、方法、系统和指令。
安全运算处理器方法系统指令

[发明专利]具有独立进位链的加法指令-CN202210121589.5在审
发明人： V·戈帕尔;J·D·吉尔福德;G·M·沃尔里齐;W·K·费格哈利;E·奥兹图科;M·G·迪克森;S·P·米莱克斯;M·C·梅尔腾;李瞳;B·L·托尔 -专利权人：英特尔公司
申请日： 2011-12-22 - 公布日： 2022-05-10 - 主分类号： G06F9/30 文献下载
摘要：本申请公开了具有独立进位链的加法指令。提供了彼此之间没有数据依赖性的多个加法指令。第一加法指令将它的进位输出存储在标志寄存器的第一标志内，并且不修改标志寄存器内的第二标志。第二加法指令将它的进位输出存储在标志寄存器的第二标志内，并且不修改标志寄存器内的第一标志。
具有独立进位加法指令

[发明专利]具有独立进位链的加法指令-CN201710828668.9有效
发明人： V·戈帕尔;J·D·吉尔福德;G·M·沃尔里齐;W·K·费格哈利;E·奥兹图科;M·G·迪克森;S·P·米莱克斯;M·C·梅尔腾;李瞳;B·L·托尔 -专利权人：英特尔公司
申请日： 2011-12-22 - 公布日： 2022-04-15 - 主分类号： G06F9/30 文献下载
摘要：提供了彼此之间没有数据依赖性的多个加法指令。第一加法指令将它的进位输出存储在标志寄存器的第一标志内，并且不修改标志寄存器内的第二标志。第二加法指令将它的进位输出存储在标志寄存器的第二标志内，并且不修改标志寄存器内的第一标志。
具有独立进位加法指令

[发明专利]使用具有多个搜索引擎的加速器的数据压缩-CN201680054428.1有效
发明人： V·戈帕尔;J·D·吉尔福德;G·M·沃尔里齐;D·F·卡特 -专利权人：英特尔公司
申请日： 2016-09-21 - 公布日： 2022-01-18 - 主分类号： H03M7/30 文献下载
摘要：在实施例中，处理器包括：硬件处理核，高速缓存存储器，以及包括散列表存储器的压缩加速器。压缩加速器用于：确定用于要被压缩的输入数据的散列值；读取存储在由散列值索引的散列表条目中的第一多个N个位置值；使用存储在散列表条目中的第一多个N个位置值从历史缓冲器并行地执行第一组串搜索；读取存储在由包括在散列表条目中的第一溢出指针索引的第一溢出表条目中的第二多个N个位置值；以及使用存储在第一溢出表条目中的第二多个N个位置值从历史缓冲器并行地执行第二组串搜索。描述了其他实施例并要求它们的权利。
使用具有搜索引擎加速器数据压缩

[发明专利]用于经优化压缩比的异构压缩架构-CN201680049229.1有效
发明人： J·D·吉尔福德;V·戈帕尔;G·M·沃尔里齐;D·F·卡特 -专利权人：英特尔公司
申请日： 2016-07-27 - 公布日： 2022-01-04 - 主分类号： H03M7/30 文献下载
摘要：一种处理设备包括存储设备和处理器，所述存储设备用于存储数据，所述处理器用于：接收令牌流，所述令牌流包括基于包括多个字节的字节流而生成的多个令牌；基于所述令牌流生成包括多个字节和多条边的简图；基于所述简图来标识在与所述令牌流的开始令牌相关联的第一节点和与所述令牌流的最后令牌相关联的末端节点之间的路径；以及对与所述节点子集相关联的令牌子集进行可变长度编码以生成输出数据。
用于优化压缩比压缩架构

[发明专利]用于大整数运算的向量指令的装置和方法-CN201710316759.4有效
发明人： G·M·沃尔里齐;K·S·雅普;J·D·吉尔福德;E·奥兹图科;V·戈帕尔;W·K·费格哈利;S·M·格尔雷;M·G·迪克森 -专利权人：英特尔公司
申请日： 2011-12-23 - 公布日： 2021-01-22 - 主分类号： G06F9/30 文献下载
摘要：本申请公开了用于大整数运算的向量指令的装置和方法。描述了一种装置，该装置包括具有指令执行流水线的半导体芯片，该指令执行流水线具有带有各自的逻辑电路的一个或多个执行单元，用于：a)执行第一指令，该第一指令将第一输入操作数与第二输入操作数相乘并给出结果的低部分，其中第一和第二输入操作数是第一和第二输入向量的相应元素；b)执行第二指令，该第二指令将第一输入操作数与第二输入操作数相乘并给出结果的高部分，其中第一和第二输入操作数是第一和第二输入向量的相应元素；以及c)执行加法指令，其中将加法指令的相加操作的进位项记录在掩码寄存器中。
用于整数运算向量指令装置方法

[发明专利]执行GROESTL散列的指令-CN201710311129.8有效
发明人： G·M·沃尔里齐;K·S·雅普;V·戈帕尔;J·D·吉尔福德;E·奥兹图科;S·M·格尔雷;W·K·费格哈利;M·G·迪克森 -专利权人：英特尔公司
申请日： 2011-12-22 - 公布日： 2020-12-22 - 主分类号： G06F9/30 文献下载
摘要：本申请涉及执行GROESTL散列的指令。描述了一种方法。该方法包括执行对状态矩阵执行一个或多个与2的伽罗瓦域(GF)相乘运算的指令以及执行用异或(XOR)函数将所述一个或多个与2的GF相乘运算的结果进行组合以生成结果矩阵的指令。
执行 groestl 指令

[发明专利]用于多精度算术的SIMD整数乘法累加指令-CN201710330038.9有效
发明人： V·戈帕尔;G·M·沃尔里齐;E·奥兹图科;J·D·吉尔福德;K·S·雅普;S·M·格尔雷;W·K·费格哈利;M·G·迪克森 -专利权人：英特尔公司
申请日： 2011-12-19 - 公布日： 2020-11-06 - 主分类号： G06F9/30 文献下载
摘要：本申请公开了用于多精度算术的SIMD整数乘法累加指令。乘法和累加(MAC)指令允许无符号的整数乘法的高效执行。MAC指令指示第一向量寄存器作为第一操作数、第二向量寄存器作为第二操作数和第三向量寄存器作为目的地。第一向量寄存器存储第一因数，且第二向量寄存器存储部分和。执行MAC指令以将第一因数与隐含的第二因数相乘以生成乘积，并且将部分和与乘积相加以生成结果。第一因数、隐含的第二因数以及部分和具有相同的数据宽度，且乘积具有两倍的数据宽度。将结果的最高有效半部分存储在第三向量寄存器中，且将结果的最低有效半部分存储在第二向量寄存器中。
用于精度算术 simd 整数乘法累加指令

[发明专利]用于处理SHA-2安全散列算法的方法和设备-CN201710073658.9有效
发明人： K·S·雅普;G·M·沃尔里齐;J·D·吉尔福德;V·戈帕尔;E·奥兹图科;S·M·格尔雷;W·K·费格哈利;M·G·迪克森 -专利权人：英特尔公司
申请日： 2012-03-30 - 公布日： 2020-04-10 - 主分类号： H04L9/32 文献下载
摘要：本发明涉及用于处理SHA‑2安全散列算法的方法和设备。一种处理器包括指令解码器，用于接收第一指令以处理安全散列算法2(SHA‑2)散列算法，第一指令具有与存储SHA‑2状态的第一存储位置相关联的第一操作数以及与存储多个消息和轮常数相关联的第二存储位置相关联的第二操作数。处理器还包括耦合到所述指令解码器的执行单元，用于对所述第一操作数指定的SHA‑2状态和所述第二操作数指定的多个消息和轮常数执行SHA‑2散列算法的一次或多次迭代。
用于处理 sha 安全算法方法设备

[发明专利]用于处理SHA-2安全散列算法的方法和设备-CN201710074199.6有效
发明人： K·S·雅普;G·M·沃尔里齐;J·D·吉尔福德;V·戈帕尔;E·奥兹图科;S·M·格尔雷;W·K·费格哈利;M·G·迪克森 -专利权人：英特尔公司
申请日： 2012-03-30 - 公布日： 2019-11-08 - 主分类号： G06F9/38 文献下载
摘要：本发明涉及用于处理SHA‑2安全散列算法的方法和设备。一种处理器包括指令解码器，用于接收第一指令以处理安全散列算法2(SHA‑2)散列算法，第一指令具有与存储SHA‑2状态的第一存储位置相关联的第一操作数以及与存储多个消息和轮常数相关联的第二存储位置相关联的第二操作数。处理器还包括耦合到所述指令解码器的执行单元，用于对所述第一操作数指定的SHA‑2状态和所述第二操作数指定的多个消息和轮常数执行SHA‑2散列算法的一次或多次迭代。
用于处理 sha 安全算法方法设备

[发明专利]用于在单个指令中执行移位和异或运算的方法和装置-CN201510098293.6有效
发明人： V·戈帕尔;J·D·吉尔福德;E·奥兹图科;W·K·费格哈利;G·M·沃尔里齐;M·G·迪克森 -专利权人：英特尔公司
申请日： 2010-12-15 - 公布日： 2019-03-15 - 主分类号： G06F9/30 文献下载
摘要：描述了用于执行指令的处理器。在一个实施例中，处理器包括多级的高速缓存，包括一级(L1)高速缓存；多个寄存器；指令预取单元,解码器，耦合到所述指令预取单元，被配置为用于解码所预取的包括移位和异或指令的指令；以及执行单元，耦合到所述解码器，被配置为用于响应于所述移位和异或指令，执行移位和异或操作，以及浮点单元，被配置为在浮点数据元上进行操作。
用于单个指令执行移位运算方法装置

[发明专利]处理元件、64位芯片组系统、多核处理器、片上系统和蜂窝电话-CN201410680656.2有效
发明人： V·戈帕尔;J·D·吉尔福德;G·M·沃尔里齐;W·K·费格哈利;E·奥兹图科;M·G·迪克森;S·P·米莱克斯;B·L·托尔;M·洛克西金;M·C·戴维斯;A·J·法希 -专利权人：英特尔公司
申请日： 2010-12-24 - 公布日： 2019-02-15 - 主分类号： G06F9/30 文献下载
摘要：本公开涉及一种处理元件和芯片组系统，用于完成对循环指令的执行且不读取进位标志。本公开的一个方面包括接收循环指令。该循环指令可指示源操作数和循环量。结果可存储在由循环指令指示的目的操作数中。该结果可使得源操作数循环了所述循环量。可以完成对循环指令的执行而不读取进位标志，不读取溢出标志，不读取符号标志、不读取零标志，并且不写入进位标志、不写入溢出标志、不写入符号标志、不写入零标志。
完成执行读取进位标志循环指令

1
2
3
下一页»
尾页
共 45 条